双层 CeO2−x/ZnO 和 ZnO/CeO2−x 异质结构和电铸极性对非易失性存储器开关特性的影响

背景

传统闪存正面临其物理和实际限制，因此非常有必要为非易失性存储器应用寻找新的可能候选者。关于这一点，已建议几种新的存储器类型作为下一代非易失性存储器的候选 [1, 2]。其中，电阻式随机存取存储器（RRAM）由于具有高扩展能力、长存储保持时间、更小的器件尺寸、快速切换速度、低能量利用率等独特特性，被认为是替代传统存储器的最佳候选者。 、非挥发性、结构简单 [3]。 RRAM 的存储单元是类似电容器的金属氧化物金属 (MOM) 结构。电阻膜的低阻态（LRS）和高阻态（HRS）两种阻态之间的双极阻变（BRS）和单极阻变（URS）行为可以通过施加适当幅度和大小的外部电压来实现。极性[4,5,6]。

RS 器件的开关性能取决于 LRS 和 HRS [7] 上的 SET 电压、RESET 电压和电流电平的均匀性。这些开关参数受薄膜电介质、电极材料和制造/操作技术的影响。迄今为止，已经提出了许多模型来解释开关特性对这些参数的依赖性。切换行为可以分为批量限制或界面限制[8]。对于体限型开关，开关参数强烈依赖于介电薄膜的介电常数 [9]。然而，电极限制切换是由于金属-电介质界面处的电子相关性和电极材料的功函数[10]。阳极和介电膜之间的界面也可能影响存储器件的 RS 参数 [10, 11]。

在数种氧化物中，氧化铈 (CeO2) 因其介电常数大 (~ 26)、吉布斯自由能低 (- 1024 kJ/mol)、二氧化 (Ce ^{+ 4} 到 Ce ^{+ 3} ) 状态，以及空位（尤其是氧空位）以非化学计量模式的分布 [12, 13]。另一方面，氧化锌 (ZnO) 由于其卓越的性能，被广泛用于各种应用。值得注意的是，ZnO 由于其光学透明性、宽带隙、化学稳定性和高电阻率 (10 ⁵ Ω-cm) [14]。最近，已经提出双层 RS 存储器结构在降低电铸和/或设置/复位电压、提高开关的均匀性、长寿命和自顺应性方面表现出优于单层器件的性能 [15]。徐等人。 [16] 研究了 ZrO2 和 ZnO 双层堆叠的 RS 行为，说明氧空位的迁移取决于氧化物界面势垒的高度。在双层 MnO/CeO2 结构中观察到的 RS 行为被认为是由于 Hu 等人 报道的 CeO2 的氧化和还原反应。 [17]。杨等人。 [18] 揭示了双层 CuO/ZnO 器件与单层 ZnO 基器件相比具有良好的电阻开关特性。帕克等人。 [19] 证明在 Pt/TiOx/ZnO/Pt 存储单元中观察到的 RS 操作比在 Pt/ZnO/Pt 存储单元中观察到的更可靠和可重复。谢等人。 [20] 描述了 Ni/ZnO/HfO2/Ni 器件在 RESET 过程中表现出具有多级特性的双极电阻开关行为。所有这些改进的 RS 特性都激发了对 ZnO/CeO2 或 CeO2/ZnO 异质结构双层的深入研究，因为尚未报道对这些堆叠以及形成极性对其 RS 特性和存储性能的影响。

在这项工作中，我们报告了双层异质结构以及电铸极性对 ZnO/CeO2-x 和 CeO2-x/ZnO 基存储器件的 RS 特性的影响。结果表明，正极电铸的 CeO2-x/ZnO 器件和负极电铸的 ZnO/CeO2-x 器件表现出较低的电铸电压和更好的循环间切换耐久性（~ 10 ² ） 表现。这些具有相反偏置极性的双层器件的LRS和HRS电阻的温度依赖性表明观察到的RS机制可以用基于氧空位的导电通道来解释。

方法

本工作制备了两种 Ti/CeO2/ZnO/Pt 和 Ti/ZnO/CeO2/Pt 异质结器件进行对比研究。为了制造第一个 Ti/CeO2/ZnO/Pt 异质结器件，在室温下通过射频 (RF) 在商用 Pt/Ti/SiO2/Si (Pt) 衬底上沉积一层 ZnO 薄膜有源层（~ 10 nm）使用 ZnO（纯度 99.99%）陶瓷靶材进行磁控溅射。在沉积过程中，在 Ar:O2 (6:18) 混合物（流速 =24 sccm）下保持 75 W 的 RF 功率和~ 10 mTorr 的压力。然后，在相同条件下通过射频磁控溅射在 ZnO/Pt 上沉积 CeO2 层（5 nm）以形成双层 CeO2/ZnO 异质结构。最后，使用金属荫罩通过连续直流 (DC) 磁控溅射将 Pt/Ti 顶部电极 (TE) 沉积在这两种异质结构上。这种技术产生了直径为 150 微米的圆形器件（存储单元）。此处，Pt 用作保护层以防止 Ti TE 氧化。以同样的方式，第二个 Ti/ZnO/CeO2/Pt 异质结构器件也在与 Ti/CeO2/ZnO/Pt 异质结构相同的条件下制造。 Ti/CeO2/ZnO/Pt 和 Ti/ZnO/CeO2/Pt 异质结构存储器件均通过 Agilent B1500A 半导体参数分析仪使用标准双探针测量方法进行表征。使用交叉视图高分辨率透射电子显微镜（HRTEM-JEM 2001F）表征这些器件的双层结构。

结果与讨论

图 1a、b 分别显示了双层 Ti/CeO2/ZnO/Pt 和 Ti/ZnO/CeO2/Pt 异质结构存储器件的结构示意图。图 2a-d 显示了典型的电流-电压 (I -V ) Ti/CeO2-x/ZnO/Pt 和 Ti/ZnO/CeO2-x/Pt 异质结构存储器件的曲线，还包括初始电铸过程，表明典型的双极 RS 特性。当对 TE 施加 + 2 V 扫描时，电流在 0.6 V 处发生突然跳跃，表明在两个电极之间形成了导电路径（图 2a）。去除正电铸电压后，器件仍处于导通状态 (LRS)。图 2a 还显示，该器件通过从 0 到 - 1 V 的负电压扫描成功切换回 HRS，并通过从 0 到 + 1 V 的正电压扫描再次切换回 LRS。相反的极性，即负电铸电压，还提供了激活/启动相同异质结构存储单元中的切换行为。在这方面，当对 TE 施加 0 到 - 8 V 扫描时，器件电阻在 - 5.6 V 处突然下降，从而将其从称为负电铸的关闭状态打开（图 2b）。负电铸后，器件由于其不可逆击穿而无法正RESET和负SET。值得注意的是，需要比正电铸电压高得多的负电铸电压来启动 RS 特性。然而，在负电铸之后，没有观察到开关滞后，因为无论施加 SET 和 RESET 电压，器件都保持在 ON 状态；这一事实表明在电铸过程中形成了永久性导电细丝。负电铸过程中的不可逆击穿可能是由顶部和底部电极功函数的差异引发的不同隧道势垒高度引起的 [21]。这些结果表明，具有 Ti/CeO2-x/ZnO/Pt 异质结构的器件只有在电铸正极性，然后进行相应的 RESET 和 SET 操作的负极性和正极性时才能适用于非易失性特性。第二个 (Ti/ZnO/CeO2-x/Pt) 和第一个 (Ti/CeO2-x/ZnO/Pt) 器件之间的唯一区别是绝缘层在夹层异质结构中的位置。这就是为什么具有 Ti/ZnO/CeO2-x/Pt 异质结构的器件也可以在正负极性的偏置电位下进行电铸，类似于 Ti/CeO2-x/ZnO/Pt 异质结构器件。图 2c 显示了典型的双极 I-V 这种正电铸和随后的开关行为的曲线。如图 2c 所示，在 0 到 + 4 V 的扫描范围内，该器件被电铸以将其切换到导通状态（+ 3 V 处的突然电阻变化）。然后，在可重复开关周期期间，器件在低于 + 2 V（正 SET）时开启，并在 - 1.5 V（负 RESET）时关闭。类似地，从图 2d 可以明显看出，具有相同异质结构的器件负电铸（在 - 3.5 V）显示正 RESET（在 + 1.5 V）和负 SET（在 - 2.5 V）。为了保护这两个器件免受永久性击穿，在电铸和 SET 过程中施加了 1 mA 的电流顺应性。

双层结构示意图a Ti/CeO2/ZnO/Pt 和 b Ti/ZnO/CeO2/Pt 器件

设备描述了典型的双极行为。 一 正 (+ve) 形成和随后的切换操作和 b Ti/CeO2-x/ZnO/Pt 异质结构的负 (-ve) 形成和开关操作。 c +ve 形成和切换操作和 d - ve 形成和切换操作 Ti/ZnO/CeO2-x/Pt 存储器件。箭头表示切换方向

为了检查两种异质结构存储器件的开关参数的一致性，在图 3a、b 中显示了在各种开关周期中记录的工作电压（设置和复位电压）的累积概率。与 Ti/ZnO/CeO2-x/Pt 异质结构存储器件相比，Ti/CeO2-x/ZnO/Pt 异质结构存储器件的 SET 和 RESET 电压变化相对较小。图 3c、d 显示了两种异质结构存储器件的平均 SET、RESET 和电铸电压的统计分析。与 Ti/ZnO/CeO2-x/Pt 异质结构存储器件所需的那些相比，发现 Ti/CeO2-x/ZnO/Pt 器件需要低得多的电铸电压，但 SET 和 RESET 电压仅表现出轻微的变化。两个器件的工作电压波动较小可能与界面处发生的细丝的产生和断裂有关。刘等人。 [22] 认为在 WOx/NbOx 双层结构中注意到的低 SET/RESET 电压和开关均匀性可归因于两个氧化物层之间的氧迁移和金属-绝缘体转变的综合效应。作为 ZnO 和 CeOx 氧化物形成的吉布斯自由能 ΔG 具有大约 706 kJ/mol 的巨大差异（对于 CeO2，ΔG =− 1024 kJ/mol，对于 ZnO，它是 - 318.52 kJ/mol）并且发生局部加热效应，诱导氧的交换。众所周知，ZnO 薄层由于低形成能而具有大量氧空位[23]。此外，ZnO 层中存在的许多初始氧空位在通过浅陷阱的传导中起主要作用 [24]。此外，据指出，基于 ZnO 的器件中的无形成现象可能归因于 ZnO 晶体中已经存在的高浓度氧空位 [25]。从上述所有事实可以得出结论，在两种异质结构器件（ZnO/CeO2-x 和 CeO2-x/ZnO）中存在大量氧空位的 ZnO 薄膜对降低工作电压起着至关重要的作用. ZnO 中的氧空位可能充当电子的浅陷阱，这些俘获位中的电子很容易在较小的 SET 和 RESET 电压值下被俘获或解除俘获。

a 中工作电压的周期到周期累积概率分布 Ti/CeO2−x/ZnO/Pt 和 b Ti/ZnO/CeO2-x/Pt 异质结构存储器件。 c Ti/CeO2-x/ZnO/Pt 和 Ti/ZnO/CeO2-x/Pt 异质结构存储器件的 SET 和 RESET 电压的统计分析。 d Ti/CeO2-x/ZnO/Pt和Ti/ZnO/CeO2-x/Pt异质结构存储器件电铸电压的统计评估

为了研究两种器件异质结构的可靠性，在不同极性的偏置电位下进行了耐久性测试。 HRS 和 LRS 的电阻值是在 0.2 V 时从直流耐久开关循环中获得的。图 4a 描述了 Ti/CeO2-x/ZnO/Pt 异质结构存储器件的耐久性特性。可以看出，正极电铸的 Ti/CeO2/ZnO/Pt 异质结构存储器件表现出良好的耐久性，存储窗口为 ~ 10，可以确保清晰区分 HRS 和 LRS。在 Ti/CeO2-x 界面形成肖特基势垒是由于 Ti TE 和相邻的 CeO2-x 层之间的功函数差异，导致良好的 RS 特性。当相同的异质结构器件（Ti/CeO2-x/ZnO/Pt）被负电铸时，器件不能从 LRS 变为 HRS，如图 4b 所示。图 4c 说明了正电铸 Ti/ZnO/CeO2-x/Pt 异质结构存储器件的耐久性特性，显示出非常差的耐久性。内存窗口似乎几乎塌陷，使 ON 和 OFF 状态几乎无法区分。这一事实可能是由于高浓度空位的存在导致 ZnO 无法捕获注入的载流子，这使得导电轨道朝向 Ti TE，因为在 Ti/ZnO 界面上没有形成势垒，因为两者之间的功函数差异可以忽略不计。 Ti (4.33 eV) 和 ZnO (4.35 eV)，这会导致耐力差 [26]。另一个原因可能是在强电场下产生的 ZnO/CeO2-x 基体中的高缺陷密度，因为氧空位迁移沿扩展缺陷显着增强。此外，在缺陷位置分离的带正电的氧空位增加了表面密度状态，导致开/关比的崩溃。这表明当形成 Ti/ZnO 阻挡接触时，由于电子从 Ti 到 ZnO 的移动，费米能级彼此对齐。结果，多数载流子聚集在氧化层表面，几乎没有形成阻挡层[26]。图 4d 展示了与正形成的器件相比，负形成的 Ti/ZnO/CeO2-x/Pt 异质结构存储器件的耐久性特性要好得多。朱等人。 [27] 制造了三种不同类型的器件：（i）Ag/ZnO/NSTO/In，（ii）Ag/CeO2/NSTO/In，和（iii）Ag/CeO2/ZnO/NSTO/In。与单层器件相比，双层器件 (CeO2-x/ZnO) 表现出更好的 RS 行为，数据保留约 10 年。他们将双层异质结构更好的RS特性归因于CeO2-x/ZnO双层结构之间的界面势垒以及ZnO薄膜中作为陷阱中心的大量空位的存在。

a的耐力特性 正电铸和b 负电铸 Ti/CeO2-x/ZnO/Pt 异质结构存储器件。 c 正极电铸和d 负电铸Ti/ZnO/CeO2−x/Pt异质结构存储器件

还研究了 CeO2-x/ZnO 和 ZnO/CeO2-x 双层异质结构的保留性能。从图 5a、b 可以明显看出，两种异质结构器件的保留时间都是在室温下以 0.2 V 的读取电压测量的。在任何给定状态下都不需要电力来保持电阻恒定。保留时间高达 10 ⁴ s，HRS 和 LRS 的电阻没有显示任何恶化的迹象，这意味着存储在两个异质结构器件中的信息可以保持比 10 ⁴ 更长的时间 s.

a 的保留特性 正电铸 Ti/CeO2−x/ZnO/Pt 异质结构存储器件和 b 室温负电铸Ti/ZnO/CeO2−x/Pt异质结构存储器件

为了研究在两种异质结构存储器件的高场区中普遍存在的传导机制，在正（对于 CeO2-x/ZnO）和负（对于 ZnO/CeO2-x）极性的偏置电位下执行曲线拟合程序。图 6a、b 描述了对实验数据的线性曲线拟合与两种异质结构器件在各自偏置极性下的肖特基发射行为完全一致。众所周知，当电极将热激活的电子穿过势垒注入绝缘体的导带时，会发生肖特基发射，因此称为电极限制机制。通常，当电极接触高度载流子注入时，会出现肖特基发射。 ln(I的线性关系 ) 与 √V 表明电子已经获得了足够的能量来克服能垒。在低场区发生的欧姆传导（电流与施加的电压成正比）表明电流是由热产生的电子引起的（此处未显示结果）。肖特基发射模型通常可以用 [28] 形式的方程来描述： \( \ln (J)=\ln {A}^{\ast {T}^2-q\left({\varPhi} _b-\sqrt{\frac{qV}{4\pi {\varepsilon}_o{\varepsilon}_rd}}\ \right)/{k}_BT \)，其中 J 是电流密度，A * 是理查森常数，T 是温度，q 是电荷，V 是电子电压，ε r 是介电常数，ε o 是自由空间的介电常数，d 是薄膜厚度，k B 是玻尔兹曼常数。此外，对于 CeO2-x/ZnO 和 ZnO/CeO2-x 异质结构存储器件，LRS 和 HRS 的温度相关电阻值在 0.2 V 的电压下在 200-300 K 的温度范围内测量，如图 6c 所示， d.可以注意到，处于低电阻状态的两种异质结构器件的电传输特性本质上都是金属的，即 LRS 中的电阻随着温度的升高而增加。与此相反，这两种 HRS 器件的电传输特性本质上都是半导体，即 HRS 中的电阻随温度升高而降低。活化能值 (E a) 从两个异质结构器件的 LRS 的阿伦尼乌斯图中获得（结果未显示）为 ~ 0.092 eV，与氧空位第一次电离的能量 (~ 0.1 eV) [25, 26, 29] 相当，这表明氧空位的第一次电离负责 HRS 的传导，进一步证实了肖特基发射作为 HRS 中有效传导机制的主导地位。两种异质结构器件的 LRS 中的金属行为和 HRS 中的半导体行为为支持 Ti/CeO2−x/ZnO/Pt 和 Ti//ZnO/CeO2−x/Pt 异质结构存储器件的开关行为提供了充分的证据。与基于氧空位的导电丝状机制有关。

日志I-V ^1/2 SET 状态的 HRS 中的特征。 一 对于 Ti/CeO2-x/ZnO/Pt。 b 用于 Ti/ZnO/CeO2-x/Pt 异质结构存储器件。 c的LRS和HRS的温度依赖性 Ti/CeO2−x/ZnO/Pt 和 d Ti//ZnO/CeO2−x/Pt异质结构存储器件

图 7 描述了 CeO2 和 ZnO n-n 型半导体材料在稳态下的拟议能带图。对于氧空位上的相同电子跃迁，ZnO (4.35 eV) 和 CeO2 (3.33 eV) 的功函数之差等于 1.02 eV [30]。 CeO2 (3.33 eV) 的功函数低于 ZnO (4.35 eV)，这使得电子能够从 CeO2 移动到 ZnO，从而提高它们在基体中的浓度。

CeO2和ZnO n型半导体材料的能带图

根据我们之前的研究 [31]，单层 Ti/CeO2-x/Pt 器件的 RS 特性归因于 TiO 界面层的形成，该界面层在导电丝状路径的产生和破裂中起关键作用。 Warule 等人。提出 Ti/ZnO/Pt 器件中的 RS 行为是由基于氧空位的导电细丝的产生和断开引起的 [32]。此外，Ti/ZnO/Pt 器件中的无成形现象与制备的 Ti/ZnO/Pt 器件中存在大量氧空位有关 [32,33,34]。 ZnO/Pt 界面处的肖特基势垒可以通过 ZnO 膜中存在足够数量的氧空位来消除，从而在 ZnO/Pt 界面处形成欧姆接触。因此，TiO 界面层的形成可能与双层 ZnO/CeO2-x 和 CeO2-x/ZnO 异质结构中的 RS 效应有关。众所周知，Ti 是与大气中的氧具有高度反应性的金属：因此，它很容易在 Ti/氧化物界面形成 TiO2 层 [35]。在 Ti/ZnO/CeO2-x/Pt 异质结构存储器件中，ZnO 是 n 型半导体，其中含有大量氧空位，因此在 Ti/ZnO 界面处形成欧姆接触 [36]。由于 Ti 和 ZnO 具有大致相同的功函数，因此 Ti 无法从 ZnO 中提取氧离子以创建 TiO 界面层。据报道，ZnO 薄膜中存在非晶格氧离子和与晶格缺陷相关的氧[37]。由于在室温下通过 RF 溅射沉积氧化铈 (CeO2)，制造的 CeO2 薄膜本质上是多晶的。因此，氧化铈薄膜可以是非化学计量的，因为我们在早期的研究工作中已经证明，氧化铈被还原为 CeO2-x [12]。胡等人。 [17] 还报道了在沉积到 CeO2-x 过程中 CeO2 的这种减少。 CeO2-x 薄膜中的缺陷不足以移动氧离子。因此，CeO2-x 层充当 Ti/ZnO/CeO2-x/Pt 异质结构中的氧储存器。如前所述，Gibb 形成 CeO2 的能量 (- 1024 kJ/mol) 比 ZnO (- 318.52 kJ/mol) 小得多，因此 ZnO 中由于其非化学计量性质而存在非晶格氧，这些氧会移动即使在没有外部偏置的情况下也朝向 CeO2 层 [37]。因此，当 Ti TE 沉积在 ZnO 上时，虽然 TiO 的吉布斯形成能小于 ZnO 的吉布斯形成能，但预计不会在 Ti 和 ZnO 之间形成界面层。当向TE施加正电压时，氧离子被吸引到CeO2-x/Pt界面，并且由于其漂移和线排列能力而产生带有氧空位的导电细丝。

另一方面，在 Ti/CeO2-x/ZnO/Pt 异质结构存储器件中，在 Ti/CeO2-x 界面处形成了非常薄的界面 TiO2 层，这从 HRTEM 图像（图 1c）和我们之前的建议中可以看出研究 [37]。 TiO的吉布斯形成能（- 944 kJ/mol）相对大于CeO2-x（- 1024 kJ/mol）；因此，尽管 Ti 由于其高氧亲和力从 CeO2-x 捕获氧离子以形成界面 TiO 层，但在没有/存在外部负场的情况下，一部分氧离子返回到 CeO2-x 层 [38]。 TiO 和 ZnO 的氧化物形成吉布斯能分别为 - 944 kJ/mol 和 - 318.52 kJ/mol。因此，对于(1/2)CeO2 =- 512 kJ/mol，可以得到氧化物形成的吉布斯能。与 ZnO 相比，Ce 的氧亲和力略高于 Zn，因此氧离子从 ZnO 扩散到 CeO2-x 层，然后扩散到 TiO 层，这些离子可以从那里迁移到 TE，在氧化物层中留下氧空位。因此，所有的氧离子都聚集在顶部界面，并且在电极之间形成具有氧空位的导电细丝。在相反的偏置极性存在下，氧离子被送回氧化层，导致氧空位填充，导致灯丝断裂。

顶部 Ti 和底部 Pt 电极的功函数分别为 4.33 和 5.65 eV [39]。 ZnO 的电子亲和力和功函数（3.37 eV 和 4.35 eV）高于 CeO2（3.50 eV 和 3.2 eV）[40]。因此，ZnO/CeO2-x 界面处的能量势垒是预期的，就像肖特基势垒一样。在正电压状态下，由于 ZnO 的功函数高于 CeO2，因此电子不能轻易地通过 Pt 底部电极通过 CeO2 中的缺陷注入到 ZnO 层。这就是为什么电子难以从 ZnO 漂移到 Ti 顶部电极的原因，因为 Ti 无法从 ZnO 中吸引氧离子，因为它们的功函数相似。 Ti/ZnO 顶部界面和 CeO2-x/Pt 底部界面的势垒高度分别为 0.05 eV 和 2.45 eV，CeO2/Pt 底部界面的势垒高度较高，因此电子不易从金属触发到电介质，导致在底部界面形成肖特基势垒[41]。

然而，由于类似的功函数，顶部 Ti/ZnO 界面的势垒高度小到可以忽略不计，但底部 CeO2-x/Pt 界面的势垒高度要高得多，这就是为什么偏置场的极性不足以平衡势垒高度的原因两个接口；因此，Ti/ZnO/CeO2-x/Pt 异质结构的耐久性和开关特性在施加偏置的正极性时不太好。当负电压扫描施加到 Ti 顶部电极时，来自 Ti TE 的电子注入无法控制 Ti/ZnO 界面的势垒，因为在 Ti/ZnO/CeO2−x/ 的顶部 Ti/ZnO 界面没有形成肖特基势垒Pt异质结构如图8a，b所示。

a的导带偏移示意图 , b Ti/ZnO/CeO2−x/Pt 和 c , d Ti/CeO2-x/ZnO/Pt 异质结构存储器件。箭头表示根据转换极性的电子漂移方向

另一方面，在正电压区域，电子可以很容易地通过 ZnO 中的缺陷从 Pt 电极注入到 CeO2-x 层。然后这些电子从 CeO2-x 层漂移到 Ti 顶部电极。顶部 Ti/CeO2-x (1.13 eV) 和底部 ZnO/Pt (2.28 eV) 界面的势垒高度表明肖特基发射如图 8c、d 所示。当负电压扫描到 Ti 顶部电极时，来自顶部电极的电子注入由 Ti/CeO2-x 界面的肖特基势垒控制，因为在较低势垒 (1.13 eV) 处很容易发生俘获和解俘获现象。通过施加正电压，氧离子可以迁移到 Ti/CeO2-x 界面。 Ti/CeO2-x/ZnO/Pt 异质结构存储器件中的 RS 机制可以通过氧化物层中具有氧空位的导电丝的产生和溶解来解释 [41]。这意味着氧离子因此可以通过外部偏压的两个相反极性在 Ti/CeO2-x 界面和氧化物层之间来回移动。当在 Ti 电极上扫描正电压时，氧离子从 CeO2-x/ZnO 漂移到 Ti/CeO2-x 界面。 The conducting filaments with oxygen vacancies are formed in the oxide layer, and consequently, resistance state is switched from OFF- (HRS) to ON-state (LRS). When a negative voltage is swept on Ti TE, process of de-trapping is started and oxygen ions gathered at Ti/CeO2−x interface are moved back toward the bottom electrode. The conducting filaments are ruptured due to the migration of oxygen ions. The device is thus switched back again into HRS. Based on the current results, we have investigated the effect of device heterostructure such as CeO2−x/ZnO and ZnO/CeO2−x and electroforming polarity on resistive switching parameters for possible applications in resistive random access memory devices. We have noticed that both device structures and their electroforming polarity pose significant influence on switching parameters such as electroforming voltage, memory window, and uniformity in SET/RESET voltages. However, more attention is needed to achieve faster programing/erasing time, higher scalability, electroforming-free, and low cast devices in future research. In particular, work is needed in choosing suitable electrode material, utilizing either nanocrystals or metal ions embedded in an insulating layer and fabricating device on buffer layer structures.

结论

In conclusion, deep investigations on the RS behavior have been made by changing the morphology of bilayer ZnO/CeO2−x and CeO2−x/ZnO heterostructures and sign of electroforming polarities. Significant impact is noticed on the performance, endurance characteristics, electroforming voltages, and uniformity in the operational voltages. Experimental results reveal the formation of TiO interfacial layer in Ti/CeO2−x/ZnO/Pt heterostructure on applying bias of positive polarity, and CeO2−x layer during negative polarity serves as an oxygen reservoir in Ti/ ZnO/CeO2−x/Pt heterostructures. Collectively, it can play an important role for the improvement of uniformity and repeatability of RS parameters. Dominant conduction mechanism in HRS was electrode-limited Schottky emission at a high field region. Temperature dependence of LRS and HRS resistances lead to the conclusion that observed RS mechanism is based on the movement of oxygen vacancies under the applied voltage.

缩写

BRS:

Bipolar resistive switching

DC:

Direct current

HRS：

高阻态

HRTEM：

高分辨透射电子显微镜

LRS：

低阻态

MOM:

Metal-oxide-metal

RRAM：

电阻式随机存取存储器

RS:

Resistive switching

TE：

Top electrode

URS:

Unipolar resistive switching