优化 p 型 GaAs 纳米线上的欧姆接触，实现低电阻、高可靠性器件

摘要

半导体纳米线（NW）上的欧姆接触性能对于将其集成到电子和光电子系统中至关重要。由于纳米线具有纳米级尺寸和独特的表面取向，传统的平面工艺技术已不再适用。本研究展示了在分子束外延（MBE）生长的 Be 掺杂 p 型 GaAs 纳米线上制备并系统优化 Pt/Ti/Pt/Au 欧姆接触的过程。电流-电压（IV）测量表明，通过精心调控金属堆叠几何结构、金属沉积前的表面处理以及沉积后的退火工艺，可实现线性的 IV 特性。值得注意的是，在 Ti/Pt/Au 多层膜之前，先在 GaAs 纳米线上沉积一层薄的 Pt 夹层，可将接触电阻降低 95%，这归因于 Pt 在 GaAs (110) 侧壁上的结晶质量优于 Ti，经掠入射 X 射线衍射（GIXRD）证实。这些结果为设计 p 型 GaAs 纳米线上的低电阻欧姆接触提供了明确指导，可提升器件的可靠性和性能。

引言

制备坚固、低电阻的欧姆接触是高性能半导体器件的基石。GaAs 因其在激光器、太阳能电池和光电探测器中的关键地位，推动了对 p 型和 n 型接触方案的广泛研究。传统的接触制备遵循四步流程：去除天然氧化层、表面钝化、金属沉积和热退火。基于 Au 的合金，特别是 Au/Zn/Au 和 Ti/Pt/Au，因其低电阻率和热稳定性，在 p 型 GaAs 接触文献中占据主导地位。

III-V 族纳米线（如 GaAs）正作为用于 LED、光伏和光电探测器的多功能纳米级平台崭露头角，这要求量身定制的加工方法。自催化 GaAs 纳米线呈现 (110) 侧壁晶面，这一晶体取向与体薄膜的 (100) 晶面截然不同。这种取向会影响表面态、肖特基势垒高度和金属结晶动力学，进而影响接触质量。

以往关于 p 型 GaAs 纳米线的研究探索了多种表面处理和金属堆叠，但缺乏在同一批纳米线上的系统对比。本工作考察了 Pt 基和 Ti 基接触及表面预处理对自催化 Be 掺杂 GaAs 纳米线 IV 行为的影响。通过在 GaAs (110) 衬底上沉积的 Ti、Pt 和 Pt/Ti 薄膜的 GIXRD 表征，将结晶质量与电学性能建立关联，获得结构层面的洞见。

材料与方法

纳米线生长

Be 掺杂 p 型 GaAs 纳米线通过固态源 MBE 在 p 型 Si (111) 衬底上由液滴外延和自发氧化形成的无光刻氧化物图案上生长。生长温度为 640 °C，Ga 通量相当于在 GaAs (100) 上 0.3 µm/h 的平面生长速率。经过 60 秒的 Ga 润湿步骤后，在 As₂ 通量（V/III 比 = 9）和对应 2.0 × 10¹⁹ cm⁻³ 的 Be 通量下开始生长，该掺杂浓度经平面标样的霍尔测量确认。60 分钟的生长产生了六方横截面、纯锌闪锌矿结构且具有 (110) 侧壁的纳米线，这与先前研究一致。

接触制备与表征

将纳米线转移至覆盖 200 nm SiO₂ 并预制有 Ti/Au 焊盘的 p 型 GaAs (100) 衬底上用于电输运测量。通过低倍 SEM 定位纳米线位置。旋涂正性电子束光刻胶，曝光显影（MIBK:IPA），随后可选氧等离子清洗以去除侧壁残留胶。金属堆叠通过电子束蒸发沉积：Ti/Pt/Au (20/20/200 nm) 或 Pt/Ti/Pt/Au (5/10/10/200 nm)。对 Pt/Ti/Pt/Au 样品施加 400 °C、30 秒的快速热退火（RTA）。五种不同工艺（P1-P5）结合了不同的氧化层去除（2.8% NH₄OH 或 3.7% HCl）和钝化（15% (NH₄)₂Sₓ）步骤，详见表 1。每根纳米线上制备四个等间距接触；在室温下使用 Keysight 探针台记录 IV 数据。

掠入射 X 射线衍射结构表征

为探究接触层微观结构，在未掺杂 GaAs (110) 衬底上沉积了厚度与纳米线器件相匹配的参考 Ti、Pt 和 Pt/Ti 薄膜，并施加相同的天然氧化层去除和 (NH₄)₂Sₓ 钝化，随后进行 GIXRD 测量。使用 Cu Kα 辐射（λ = 1.54 Å），入射角 ω = 0.75°，确保适合薄膜的浅穿透深度。衍射峰经 ICDD 卡片 #00-044-1294 (HCP Ti) 和 #00-004-0802 (FCC Pt) 标引，并应用了折射修正。

结果与讨论

图 1a 展示了 P1-P5 样品的 IV 曲线，图 1b 为一根典型 Be 掺杂 GaAs 纳米线及其四个接触的 SEM 图像。P1-P4 的对称非线性 IV 曲线显示肖特基行为，势垒高度相当。遵循标准平面工艺的 P1 未能产生欧姆行为，凸显了平面协议对纳米线的不适用性。通常采用 HCl 去氧化配合 (NH₄)₂Sₓ 钝化用于纳米线接触；氧等离子清洗虽可去除光刻胶残留，但可能引入 As 空位，增加劫缺层宽度。

对比 P2（含氧等离子）和 P3（无氧等离子）发现，氧等离子处理降低了接触性能，而 HCl 去氧化结合 (NH₄)₂Sₓ 钝化相较于 P1 改善了肖特基势垒高度。

引入 5 nm Pt 夹层（P4）显著改善了 IV 线性度并降低接触电阻。后续 RTA（P5）进一步降低电阻，实现完全欧姆的 IV 特性。

图 2a 展示 ±100 mV 范围内的 IV 曲线，突出由接触电阻主导的线性区。图 2b 给出从线性拟合提取的总沟道电阻（接触 + 纳米线）。P4 将电阻从 1.4 MΩ (P3) 降至 72 kΩ，P5 达到 40 kΩ，归功于 Pt 夹层，电阻下降 95%。

参考样品（S1-S4）的 GIXRD 分析揭示了结晶度的作用。直接沉积在 GaAs (110) 上的 Ti 薄膜（S1、S2）显示宽、弱的衍射峰，表明无论是否进行 (NH₄)₂Sₓ 钝化，结晶度均较差。相反，Pt 薄膜（S3、S4）呈现锐利、清晰的衍射峰 (111, 200, 220, 311, 222)，确认高结晶度。当 Pt 置于 Ti 之下（S4）时，Ti 结晶度优于 S1/S2，表明 Pt 促进了在 GaAs (110) 上的薄膜生长。这些结构发现与电学数据相关联：P4 和 P5 中的 Pt/Ti/Pt/Au 堆叠因界面质量优越而表现出显著更低的电阻。

综上，数据表明在 Ti/Pt/Au 之前引入薄 Pt 夹层，通过促进高结晶度的金属-GaAs 界面，大幅降低接触电阻。热退火进一步优化接触而不引发有害反应，文献证实 Pt 在 500 °C 以下稳定。

结论

通过将单根纳米线 IV 测量与参考薄膜的 GIXRD 相关联，我们证实了 Ti 薄膜在 GaAs (110) 上结晶度差，直接推高接触电阻。在 Ti/Pt/Au 前引入 5 nm Pt 层可将总电阻降低 95%，归因于 Pt 在 (110) 侧壁上的优异结晶度。快速热退火进一步改善欧姆行为。这些洞见为设计 Be 掺杂 p 型 GaAs 纳米线上的低电阻欧姆接触提供了清晰路径，强调了金属-半导体界面的关键作用，并为不同 III-V 取向上的结晶研究提供指导。