在石墨烯上可控低温生长 WSe₂ 以实现高效 p 型晶体管

摘要

二维 (2D) 材料的纳米电子学及其应用受限于半导体单层与接触材料之间的关键界面问题。解决这一问题的根本挑战在于选择性、可控地制备具有低肖特基势垒的 p 型或双极性晶体管。目前大多数 p 型晶体管基于钨硒化物 (WSe₂)，但需要高生长温度。本研究利用种子促进剂和低压化学气相沉积 (LPCVD) 工艺，将 WSe₂ 的顺序生长温度降低至 800 °C，从而减少成分波动并提高异质界面质量。详细探讨了在图案化石墨烯边缘进行 WSe₂ 顺序生长的行为。在优化条件下，实现了高质量的横向拼接 WSe₂-石墨烯界面，并通过透射电子显微镜 (TEM) 表征。文章展示了横向拼接 WSe₂-石墨烯的器件制备及其电子性能。

引言

单层范德瓦尔斯材料（如石墨烯和过渡金属二硫属化物 TMD）具有优异的电子性能和无悬空键的原子级厚度，为摩尔定律下沟道材料的基本极限（如短沟道效应和尺度缩放挑战）提供了潜在解决方案。过去十年间，二维材料纳米电子学及其应用深受半导体 TMD 单层关键接触问题的阻碍，主要源于合成、制造和集成过程中缺陷引起的显著费米能级钉扎效应。为改善接触性能，研究者进行了大量努力，包括沟道材料相工程（从半导体 1H 相向导电 1T 相转变）、接触几何结构设计，以及引入石墨烯缓冲层进行界面工程。

近年来，通过在人工图案化石墨烯边缘直接利用化学气相沉积生长 TMD，实现了导电石墨烯与半导体 TMD 的集成，从而改善接触并获得新特性。不同二维材料之间的横向异质结赋予了单层沟道多功能性，扩展了集成能力。在横向拼接的 MoS₂-石墨烯异质结中实现了弱隧穿势垒，基于二维材料构建了反相器和与非 (NAND) 门等完整逻辑电路。下一个关键目标是利用可缩放的二维材料实现互补金属氧化物半导体 (CMOS) 反相器及其他逻辑电路的基本电子单元。然而，选择性、可控地制备具有低肖特基势垒的 p 型或双极性晶体管仍是长期挑战。大多数 p 型晶体管基于 WSe₂，但因 WO₃ 前驱体蒸发温度较高，需要高生长温度。此前，在预图案化二维材料上实现低温顺序单层生长主要局限于 Mo 基 TMD。

本研究利用种子促进剂和低压 CVD 工艺，降低 WSe₂ 顺序生长温度，以减少成分波动并提高异质界面质量。文章讨论了在图案化石墨烯边缘进行 WSe₂ 顺序生长的行为。在优化生长条件下，实现了高质量的横向拼接 WSe₂-石墨烯界面，并通过 TEM 研究。同时展示了横向拼接 WSe₂-石墨烯的器件制备及电子性能。

方法/实验

WSe₂ 与石墨烯的合成

在炉管中于蓝宝石和 SiO₂/Si 基底上合成大面积 WSe₂ 薄膜。生长前用丙酮、异丙醇和水依次超声清洗基底各 10 分钟。将均四钾盐 (PTAS) 均匀涂覆在基底表面作为种子促进剂，以增强单层的活性和生长速率。高纯固体前驱体 WO₃ (Alfa Aesar, 99.9995%) 和 Se (Sigma-Aldrich, 99.5%) 分别置于两个陶瓷坩埚中，基底面朝上放置在 WO₃ 粉末旁边。在 N₂/H₂ 混合气流 (1.2 Torr) 下，以 30 °C/min 升温至 800~900 °C 保温 10 分钟合成 WSe₂。石墨烯在 Cu 箔上于 CH₄/H₂ 混合气流 (4 Torr) 下，以 30 °C/min 升温至 1000 °C 保温 10 分钟生长。图案化石墨烯通过电子束光刻和氧等离子体刻蚀制备。

器件制备

石墨烯-WSe₂ 器件无需样品转移即可制备。通过电子束光刻在图案化石墨烯层上定义电极，利用电子束蒸发沉积 40 nm Pd 并进行乙酮剥离。原子层沉积 (ALD) 50 nm Al₂O₃ 作为封装层和栅极介质，随后再沉积 40 nm Pd 作为栅极电极。为改善电子性能，器件在 ~10⁻⁵ Torr 真空环境下于 ~120 °C 退火约 12 小时。

表征

拉曼光谱和光致发光 (PL) 由商用共聚焦拉曼光谱仪 (532 nm 激光，光斑 1–2 μm) 获取。PL 使用 300 条/mm 光栅 (低分辨率)，拉曼使用 1800 条/mm 光栅 (高分辨率)。TEM 样品采用标准 PMMA 转移技术将石墨烯-WSe₂ 纳米片转移到空心碳铜网上，在 80 kV 加速电压下 (Cs 校正 STEM, JEOL JEM-ARM200F) 成像。电学测量使用 Agilent B1500a 半导体器件分析仪。

结果与讨论

图 1a 展示了石墨烯与 WSe₂ 横向异质结的合成示意图：单层石墨烯先在 Cu 箔生长，经 PMMA 辅助转移至蓝宝石基底，再通过电子束光刻和 O₂ 等离子体刻蚀定义 WSe₂ 顺序生长区域。利用 PTAS 作为种子促进剂，在低压 CVD 下实现在图案化石墨烯边缘直接合成单层 WSe₂。图 1b 拉曼 G' 带映射显示均匀对比度，证实顺序 CVD 生长 WSe₂ 后预图案化石墨烯损伤减小。图 1c 原子力显微镜 (AFM) 图像显示单层异质结表面形貌平滑。图 1d 给出了 WSe₂ 的 E₂g 模式 (蓝) 和石墨烯 G' 带 (绿) 的拉曼光谱，与文献一致。图 1e、f 分别展示 WSe₂ E₂g 模式和石墨烯 G' 带的拉曼映射，均匀的强度对比表明在预图案化石墨烯边缘可控合成高质量单层 WSe₂。

为阐明拼接石墨烯-TMD 的生长行为，分别在有无促进剂条件下进行 WSe₂ 合成。图 2a、b 显示无 PTAS 时不同温度下的生长情况：850 °C 以上才在石墨烯边缘出现顺序生长，因 WO₃ 固体前驱体气态反应物较少需高温。图 2c、d 显示有 PTAS 时的生长：促进剂显著降低生长温度，在 800 °C 即可在石墨烯边缘实现完美顺序生长，且畴尺寸更大，类似于 TMD-TMD 异质结的生长行为。低温生长使石墨烯损伤减小，拉曼 G' 带映射对比度均匀且强度更高。温度升高时，连续 WSe₂ 薄膜填充图案区域并与石墨烯边缘形成理想接触 (图 2d)。值得注意的是，800 °C 下呈现清晰三角形畴的单层 WSe₂ 拼接在石墨烯边缘 (图 2c)，表明序列生长质量更优。优化种子促进剂和温度条件后，LPCVD 系统实现了可缩放的高质量单层 WSe₂ (见补充信息 Figure S1)。此外，在预图案化石墨烯边缘进行顺序 TMD 合成的现象在其他 TMD-石墨烯异质结中也普遍存在 (补充信息 Figure S2)。

为进一步研究 WSe₂-石墨烯异质结，进行了高分辨透射电子显微镜 (HRTEM) 测量。图 3a 选区 TEM 图像显示，黑色虚线 (石墨烯末端) 和绿色虚线 (TMD 末端) 重叠区域约 500 nm，由预图案化石墨烯和顺序生长的 WSe₂ 单层组成。石墨烯晶格呈非晶状，因高能电子束导致不可避免的畸变。图 3c、d 给出了 HRTEM 图像的模拟与实验观测，观察到六方晶格及石墨烯 (~2.5 Å) 和 WSe₂ (~3.3 Å) 的晶胞，与体相晶格常数 (石墨烯 2.46 Å, WSe₂ 3.28 Å) 一致。表征表明 WSe₂ 顺序生长起始于预图案化石墨烯边缘，因边缘缺陷密度较高提供更多成核位点促进垂直岛状生长。石墨烯与 TMD 晶格失配 >20% 可能导致界面无序、缺陷密度高，并引发异质结处垂直与横向混合生长。此外，图 3d 插图显示重叠区和石墨烯区的快速傅里叶变换 (FFT) 衍射图样：石墨烯区仅一组衍射斑点，重叠区出现两组扭转角仅 0.35° 的衍射斑点，极低的扭转角意味着 WSe₂ 顺序生长倾向于在石墨烯边缘相干堆叠。

为展示拼接在图案化石墨烯边缘的 WSe₂ 异质器件的场效应性能，采用无样品转移的制备工艺。基于绝缘体上电子束光刻的表面功能化定制工艺制备器件。在图案化石墨烯上连接金属电极 (Pd 40 nm)，沉积 Al₂O₃ (50 nm) 作为栅极介质，构建顶栅异质结器件 (图 4a、b)。在真空室温下利用商用探针台 (Lake Shore Cryotronics PS-100 配 Agilent B1500a) 进行双端子电输运测量。器件转移曲线表现出 p 型传输特性，开关比 ~10⁴，导通电流约几百 nA (图 4c)。线性区场效应迁移率约 0.07 cm²/V·s (V_d = 2 V)，按公式 μ = (1/C_ox)(L/W)(∂I_D/∂V_G)(1/V_D) 计算，其中 C_ox = ε₀ε_r/d，沟道长 L=9 μm，宽 W=24 μm。图 4d 展示不同栅压下的输出曲线，线性 I-V 曲线确认石墨烯层与 WSe₂ 层之间接触良好。得益于改善的接触性能，拼接 TMD-石墨烯单层异质结实现了增强的电子性能，标志着在人工图案化石墨烯边缘进行顺序 TMD 生长的合成方法向二维纳米电子学迈出了重要一步。

结论

利用促进剂辅助的低压 CVD，在蓝宝石上实现了在图案化石墨烯边缘的顺序 WSe₂ 生长。PTAS 促进剂显著降低了生长温度，使在石墨烯边缘获得具有更大畴尺寸的理想顺序 WSe₂ 生长成为可能。TEM 表征表明 WSe₂ 顺序生长起始于预图案化石墨烯边缘，石墨烯与 WSe₂ 晶格间极低的扭转角暗示生长倾向于在石墨烯边缘相干堆叠。由于接触性能改善，拼接 TMD-石墨烯单层异质结展现出增强的电子性能。

缩略语

2D:

二维

AES:

奥歇电子能谱

EIS:

电化学阻抗谱

SEM:

扫描电子显微镜

TEM:

透射电子显微镜

TMD:

过渡金属二硫属化物

XPS:

X 射线光电子能谱

XRD:

X 射线衍射