高性能无掺杂 SiGe 鳍式 TFET：增强导通电流与 12 量级开关比

摘要

本文提出并研究一种无掺杂鳍式 SiGe 通道 TFET (DF-TFET)。通过引入鳍式 SiGe 通道和栅/源极重叠，形成高效无掺杂线隧穿结。结合高 κ 材料栅介质堆叠，改善关态漏电、界面特性和可靠性。无掺杂通道与鳍式结构消除了陡峭 p-n 结制备难题和不对称栅重叠工艺难点，器件结构具备良好制造适用性且大幅缩小占地面积。深入研究物理机制及参数影响。仿真结果：导通电流 (I_ON) 58.8 μA/μm，开关比超 12 量级，无明显双极效应，最小亚阈值摆幅 (SS_min) 2.8 mV/dec，平均亚阈值摆幅 (SS_avg) 18.2 mV/dec。得益于改善的电容特性，截止频率 (f_T) 5.04 GHz，增益带宽积 (GBW) 1.29 GHz。凭借优异性能与鲁棒性，DF-TFET 成为超低功耗应用极具吸引力的候选器件。

引言

MOSFET 尺寸缩放提升了 IC 的开关速度、高频性能、集成度、成本和功能，但电压持续降低导致不可接受的高功耗成为严峻问题。隧穿 FET (TFET) 凭借带间隧穿 (BTBT) 机制具备陡峭 SS 和低功耗特性，成为解决之道。然而传统 Si 基 TFET 受限于低 I_ON、低开关比、严重双极效应和大 SS_avg。为改善性能，提出隧穿率增强层（缩短有效隧穿路径）、改进栅结构（如线隧穿 L-TFET，SS_avg 42.8 mV/dec，I_ON 10⁻⁶ A/μm）、T 形栅双源 TG-TFET (I_ON 81 μA/μm) 等。但这些器件仍需超陡峭 abrupt p-n 结（仅数 nm），制造极难。无掺杂 TFET (DL-TFET) 利用电荷等离子体概念在本征薄膜中形成结，避免了 abrupt 结制备，抑制随机掺杂波动，降低热预算，改善界面质量，SS 大幅提升，但点隧穿结效率低导致 I_ON 不足。本文提出 DF-TFET，结合线隧穿结和 SiGe 材料，优化栅金属功函数，同时利用无掺杂通道简化工艺、鳍式结构实现不对称栅/背栅制造，兼顾高性能与制造鲁棒性。

器件结构与仿真方法

结构示意（图 1a）：鳍式 SiGe 通道，栅介质堆叠 0.5 nm Al₂O₃ / 2.0 nm HfO₂（保证界面质量、降低漏电、提升可靠性）。源极位于鳍顶并延伸至鳍侧面作为“背栅”施加零偏压。栅/源极采用不同功函数金属，通过电荷等离子体概念在无掺杂鳍式 SiGe 通道中形成线隧穿结。BTBT 方向垂直于沟道/栅界面，增大有效隧穿结面积提升 I_ON。线隧穿结带来大 I_ON 和小 I_OFF，实现高开关比。鳍式结构大幅减小占地面积（图 1b 给出可行工艺流程，表 1 列出关键工艺参数）。

对比结构（图 2）：DF-TFET、DL-TFET、TG-TFET。L-TFET/TG-TFET 虽引入线隧穿但受制于 abrupt 制备难度；DL-TFET 避免 abrupt 结但点隧穿限制电流。DF-TFET 融合两者优势。

仿真采用 Silvaco Atlas TCAD：非局域 BTBT 模型（考虑能带空间变化）、Lombardi 迁移率模型、带隙缩减模型（拟合重掺杂欧姆接触区）、SRH 复合模型。

结果与讨论

机制与 DF-TFET/DL-TFET/TG-TFET 对比

图 3a 转移特性对比：DF-TFET I_ON 58.8 μA/μm，开关比 >12 量级，无明显双极效应，SS_min 2.8 mV/dec，SS_avg 18.2 mV/dec。I_ON 比 DL-TFET 高逾一个数量级，SS 优于 TG-TFET。图 3b 能带图展示鳍式通道中隧穿窗口形成（红虚线为取线位置）。

图 4 显示开态下关键物理量分布：(a) 垂直于栅/沟道界面的明显电势梯度，在鳍式通道内建立巨大势差，调控电子/空穴浓度，形成陡峭能带弯曲，从而形成平行于界面的线隧穿结；(b) 电子隧穿率峰值均匀分布于栅/沟道界面附近且平行于表面，证实线隧穿结位置；(c) 电流路径：背栅/沟道侧价带电子隧穿至栅/沟道侧导带，在栅/漏电压驱动下沿鳍式通道流向漏极；(d) 复合率分布中紫色条带清晰标记隧穿结位置。

不同参数下的直流特性及射频性能

图 5：输入/输出特性显示 V_DS 增加对 SS 影响小，但 I_ON 随 V_DS (0.2→1.2 V) 线性增长。射频性能（公式 2,3）：f_T = g_m/(2πC_gg) ≈ 5.04 GHz，GBW = g_m/(2π·10C_gd) = 1.29 GHz。

图 6 参数敏感性分析：(a) 栅/漏功函数 (φ_Gate, φ_Drain) 从 3.7→4.2 eV，V_th 线性正移 0→0.5 V，I_ON 线性下降 93.4→18.6 μA/μm，可灵活调节阈值；(b) SiGe 组分 X 增大缩小禁带宽度、扩大隧穿窗口，I_ON 增加、曲线左移，但 X>0.7 时趋于饱和（能带结构对 X 不敏感）；(c) 栅长 (W_g) 和 (d) 通道厚度 (H_c) 影响：H_c 过小或过大均降低 I_ON，存在最优值。

表 2 对比各类 TFET：相较传统重掺杂 p-n 结 TFET，DF-TFET 在 SS 和开关比上显著优势（归功于电掺杂特性）；相较其他无掺杂 TFET，DF-TFET 在 I_ON 上显著优势（归功于线隧穿结和 SiGe 材料提升隧穿率）。DF-TFET 融合 p-n 结高隧穿率与无掺杂结良好界面，兼顾大工作电流和低静态功耗，适合超低功耗应用。

结论

本工作提出新型 DF-TFET 并通过仿真分析其电学特性。器件结构特点、物理机制、参数依赖性及射频性能均获系统研究。得益于无掺杂鳍式结构、栅介质堆叠、SiGe 通道材料和高效线隧穿结，DF-TFET 实现了优异的开关特性和射频特性。规避了 abrupt p-n 结制备难题，实现了均匀掺杂、高一致性和工艺波动鲁棒性。仿真结果：I_ON 58.8 μA/μm，开关比 12 量级，无双极效应，SS_min 2.8 mV/dec，f_T 5.04 GHz。凭借大电流、高开关比、陡峭 SS、高可靠性、稳健制造工艺和良好制造适用性，DF-TFET 有望成为未来低功耗 IC 和高灵敏度传感器应用的极具竞争力的候选器件。