射频微波PCB设计专家指南

如今，射频/微波PCB广泛应用于手持无线设备、医疗、通信等商业领域。由于射频/微波电路是分布参数电路，易产生趋肤效应和耦合效应，实际PCB设计中干扰和辐射难以控制。常见问题包括数模电路交叉干扰、电源噪声干扰、不合理布局导致的类似干扰。因此，如何在PCB设计中平衡利弊、最大程度缩减干扰，是射频/微波PCB设计的核心课题。

每个设计各异，但经验是良师，制造工程师能为主要陷阱提供解决方案。本文将详细介绍和讨论射频/微波PCB设计准则。

如何确定基板材料？

作为电路设计早期阶段，PCB基板材料选择在射频/微波PCB设计中至关重要，优质基板材料有助于终端产品的卓越性能和高可靠性。选材时需关注相对介电常数、损耗角正切、厚度、环境等因素。以下详述其意义及理想选择方法。

相对介电常数

相对介电常数指介电常数与真空介电常数之比。射频/微波PCB用基板材料的相对介电常数须足够高以满足空间和重量要求。但高速互联等应用需要极低相对介电常数，以在可接受线宽和阻抗公差下实现高阻抗电路。

最终确定基板材料前，需确认特定板厚范围内的线宽、电路工作频率波长、关键元器件近似尺寸等参数。需绘制电路板草图，确定可接受的相对介电常数最大/最小值。此外，基板厂商提供的相对介电常数偏差须足够低，以使电气性能保持在公差范围内。

损耗角正切

介质损耗是损耗角正切和相对介电常数的函数。某些基板材料的单位长度介质损耗可通过使用较短线路抵消，同时也能降低导体损耗，这在导体损耗显著的高频情况下至关重要。因此估算电路元件损耗参数时，是估算单位长度或频率下的损耗，而非给定频率下的单位线长普通损耗。

在特定频率范围内，基板材料损耗须足够低，以满足输入/输出功率要求并避免散热问题。此外，某些电路元件（如滤波器）的功率响应需保持陡峭的频率滚降特性以满足电气性能要求，介质损耗天然影响这一频率特性。

厚度

基板厚度涉及以下设计要素：
a. 走线宽度。为维持特定特征阻抗，减薄基板可满足走线宽度减小要求。薄基板上的高阻抗走线在制造时可能需要极小线宽。
b. 机械性能。无支撑薄基板构建的电路可能弯曲、翘曲或变形，而刚性热固性材料不会。
c. 尺寸稳定性。薄基板通常不如厚基板稳定，且可能给制造商带来挫折或增加成本。
d. 成本。通常单位面积较厚的基板比较薄的更贵。
e. 顺应性。需弯曲成圆柱、圆锥等简单形状的电路板，薄板能以更低曲率半径弯曲而不破坏基材或铜箔。
f. 介质击穿。对并联板，薄介质材料的介质击穿电压成比例高于厚材料。
g. 功率承受能力。高频电路板功率受限于两方面，可通过增加基板厚度缓解：高功率可部分通过散热耗散；高峰值功率可能导致电晕起始产生电击并缩短基板寿命。

环境

PCB制造和运行环境制约基板选材。主要材料性能包括：
a. 温度稳定性。须保证工作和技术最高/最低温度，温度极限标注为"峰值"或"连续"。峰值温度下的电气性能变化应计算并与设计要求比对。电路板不可能在间歇温度峰值范围内工作，应用"连续"温度估算性能。"间歇"极限温度范围内应检查电路板机械性能是否永久损坏。
b. 耐湿和耐化学性。基板材料吸湿量应低，以免高湿环境下电路板电气性能显著下降。额外环保方案会增加制造成本和设计妥协。拟用工艺需与基板的耐化学性和耐溶剂性兼容。
c. 抗辐射性能。射频/微波PCB用于航天或核应用时，基板将承受大量电离辐射。应确保和估算电离辐射对基板机械电气性能的影响及累积效应，并与电路板有效寿命比对。

基板材料其他设计规则

• 铜箔粘附强度须足够高，耐受应用和制造环境，避免永久损坏。
• 相对介电常数随温度变化，可能影响工作温度范围内电气性能。
• 表面贴装器件（SMD）和镀通孔（PTH）可靠性与CTE相关。
• 基板热导率影响考虑热管理的设计。
• 决定外壳和安装方式时应预先考虑板翘。
• 机械性能可能影响装配和安装设计。
• 基板比重决定电路板重量。
• 热膨胀系数（CTE）在极限环境温度、大功率元件设计及回流焊等高温制造中须审慎考虑。
• 电阻率可能与电气性能相关，特别是高阻抗线传输高压、功放电路等。

如何处理电气特性？

关键高频电气特性包括特征阻抗（Z₀）、衰减系数（α）和信号传输速度（v）。特征阻抗和信号传输速度由有效相对介电常数决定，信号损耗由衰减系数决定。

在所有可能的传输结构中（如带状线、微带线、双极脉冲或凹槽），带状线和微带线最广泛应用于微波电路设计，通常依赖软基材。无论带状线还是微带线，地面距离与导体宽度之比、导体厚度、耦合导体间距，强烈影响特征阻抗和衰减系数。在特定频率范围和传输线结构上，衰减系数、相对介电常数和特征阻抗可能呈现频率相关性。

当带状线或微带线横截面尺寸大于介质中的波长时，其他（高阶）传输模式变得显著，削弱传输线电气性能。随着信号速度和频率提升，传输线尺寸必须成比例减小以避免高阶模式，要求在保持给定特征阻抗下使用更薄基板材料。

带状线

带状线是一种传输线结构，包含一条信号线和两条平行于信号线的较宽地线，信号线夹在中间。下图展示了摘自IPC-2252的典型带状线剖面图。

带状线特征阻抗公式分为窄信号线和宽信号线两类。
窄信号线
公式：
Z₀为特征阻抗（Ω）；εᵣ为相对介电常数；b为两地线间距（m）；w为信号线宽（m）。
Y值符合公式：
其中 ，t为铜厚（m）。

宽信号线
公式：
其中C_f为边缘电容，符合公式：

非对称带状线

信号线位于地线（或电源）之间但非中心位置时，带状线计算公式需修正。修正时需耦合差异。若信号线位于中心三分之一范围内，假设其居中产生的偏差极小。高耦合要求时采用非对称带状线，包含位于不同表面、介质隔开的两条信号线，通过平行或交叉线耦合。高频电路设计不需要耦合时，垂直交叉信号线结构不适用。

微带线

微带线也是传输线结构，包含一条信号线和一条平行地线。微带线特征阻抗公式基于仅含单一介质、无厚度导体的简单模型，即公式7。
公式中，公式8、第二个"0"和"1"表示零导体厚度和一种介质类型。当u值小于1时，模型精度优于0.01%；u值小于1000时，精度优于0.03%。

如何安排其他重要方面？

机加工特征

尺寸与公差

设计要素中，尺寸和公差设计至关重要。现场设计常用双边公差和真位置公差。简单标注的真位置尺寸和公差允许制造商按任意比例安排位置和尺寸偏差，通常提高可制造性。设计师确保功能要求，给制造商在精度最低的制造环节提供足够自由度以安排主要偏差。

位置公差能力主要取决于材料类型、厚度和元件整体尺寸。真位置直径0.254mm（0.01inch）最常见且最易实现。公差要求高于0.152mm（0.006inch）时可制造性妥协；适当要求时，应规定最大实体条件，允许制造商平衡孔径误差和位置误差以提高可制造性。

过孔按最小直径制造时，真位置公差需采用最大实体条件简单标注。但较大可接受直径制造的过孔定位精度通常较低，仍保证配合和功能。因此较大过孔可获得等于最小过孔直径可接受增值的足够位置公差。额外公差加到真位置公差上生成检验公差。最小实体条件时，公差按最大直径建立。"不考虑特征尺寸"指直接应用标注公差，特征尺寸公差按可接受不同可制造性确定。虽然真位置尺寸公差可用于任何可想象情况，但最适合孔位置、槽位等X、Y轴特征。

镀通孔

最小孔径由整体材料厚度决定。深宽比常用于表示难度系数，即材料厚度与孔径之比。例如深宽比5:1、带状线电路板厚3.3mm（0.13inch），表明最小孔径0.66mm（0.026inch）。一般深宽比约3易制造，5较难，10极难甚至无法制造。简单说，高深宽比镀通孔在薄材料上较易制造，钻高深宽比孔较难。钻孔直径小于0.33mm（0.013inch）时，钻头断裂和孔粗糙是实际问题。高深宽比孔难以清洗、活化和金属化。因溶液分散性，金属化在孔内分布不均。有限分散性降低原子分子在孔内传输，使镀层原始电流分布复杂化。

孔径可规定为金属化前和金属化后。金属化使孔径收缩两倍镀层厚度。金属化后孔径公差受钻孔和金属化误差限制。虽可达更严格公差，但0.13-0.25mm（0.005-0.01inch）公差带最常见。一般成本和难度随孔径公差减小而上升。经验法则：深宽比大于4:1时，过孔直径应增至0.10mm（0.04inch）以上。金属化后孔径因镀层电流密度分布无法准确预见。局部电流密度差异导致金属化厚度受孔径、孔密度、周围线路和地形状影响。一般规定金属化前孔尺寸和最小金属化厚度以提高可制造性。镀通孔禁止作为地或内部互连模式时，适合确定最小镀通孔。孔作为引脚元件时，孔尺寸应考虑双边公差。电镀锡/铅需熔融或回流时，孔尺寸须标注为回流焊前尺寸。回流焊阶段，焊盘尺寸、孔尺寸、材料厚度和线路厚度等每个设计细节都影响焊料流动和回流后尺寸。模块限制后的镀通孔不能被金属部分或完全封闭。

金属化

镀边设计

多层PCB中，镀边是减少模式抑制镀通孔的可接受技术。镀边设计应包含3-4个宽6.4mm（0.25inch）的连接器，负责连接整板上的连接片，从而制造出整板形式的众多连接片。镀边须与顶层或底层重叠至少1.3mm（0.050inch）以增强机械粘附。金属化厚度至少0.025mm（0.001inch）。

铜镀层

镀铜前，所有金属表面和裸露介质覆盖一层无电镀或导电性的涂层。然后在整板或图形上镀必要厚度铜。整板镀铜是均匀性严格要求时的最佳选择，因为图形不影响镀层分布。且需厚金属化时，整板镀铜能沉积大量金属且图形间不形成桥接。相反，图形镀铜仅在走线宽度/间距公差要求极严时为最佳选择，因为需蚀刻的铜箔被同等厚度基板材料聚集。镀铜机械性能决定镀通孔热冲击和热循环抗力。焊接装配和环境温度循环中，镀通孔可能产生裂纹。铜须有足够延展性耐受高温冲击，抵抗低温疲劳失效。高可靠性要求下，建议PCB厂商采用酸性镀铜体系，因镀铜可达至少20%延展率和至少2.76×10⁸Pa抗拉强度。

镀层厚度通常决定镀通孔孔壁最小厚度，常规定为0.0025mm（0.001inch）。0.0025mm孔壁会导致其他表面厚度0.004-0.005mm（0.0015-0.002inch）。若未采用图形镀锡焊技术，镀层厚度将超0.05mm（0.002inch），引发蚀刻精度问题。整板镀铜和图形镀铜中，孔类型影响金属分布。独立孔镀铜比密集孔快。元件上金属厚度均匀度由镀铜区域金属覆盖百分比决定。孔和图形分布不均时，厚度公差较大。典型镀铜厚度±0.013mm（0.005inch）。公差达±0.005mm（0.0002inch）或更低时可制造性下降。若规定金属化厚度或成品总厚度，公差应为镀层公差与铜箔厚度及/或介质公差之和。铜箔厚度由单位面积铜重决定。轧制铜箔厚度公差低于电解铜箔，因此铜箔厚度略有变化但仍满足要求。发现0.5-1oz铜箔厚度变化±0.005mm（0.0002inch）。总金属化厚度通过抛光腐蚀后显微分析获得。内部样品放在元件周围，从面板切离，为元件厚度最佳指示。无内部样品时，可在侧面加样品或用元件破坏性测试。

蚀刻

最终制造精度是成像和蚀刻偏差之和。槽比线路更难成像蚀刻。高密度电路建议将槽宽设计得比线宽。线宽和槽宽低于0.10mm（0.004inch）时可制造性下降。获得线宽为铜箔厚度一半的线路极其困难。即0.035mm（0.0014inch）线路适配0.5oz[0.017mm（0.00067inch）]铜箔，0.070mm（0.0028inch）线路适配1oz[0.035mm（0.0014inch）]铜箔。一般最好减小要求铜箔厚度。窄线宽间隙大比密集细线易蚀刻。线路转向时，圆弧过渡或45°角比直角易蚀刻。

综上，优秀的基板材料确定、合理科学的电气特性调整和其他重要方面安排，必将带来精准的射频/微波PCB设计，可靠的终端产品指日可待。

相关资源

• RF PCB设计中的挫折与解决方案
• 射频电路与电磁兼容PCB设计
• 必须知道的关键PCB设计规则
• PCB设计过程中的可能问题与解决方案
• 如何实施PCB质量检验
• PCBCart全功能PCB制造服务——多项增值选项
• PCBCart高阶PCB装配服务——起订1片