通过 16 纳米 FinFET CMOS 技术进行原位电子束成像的探测器阵列

介绍

聚焦电子束（e-beam）可用于各种应用，一个特殊的例子是在加速器和自由电子激光器（FEL）中需要电子束的参与[1, 2]。另一方面，电子束在半导体制造过程中发挥着重要作用；先前的报告提出电子束处理用于镶嵌互连的界面修改，铜和低 κ 电介质的电气性能可以得到改善，而不会损坏它们的薄膜质量或介电常数 [3]。此外，已经证明可以在没有化学试剂的情况下在电子束曝光下制造某些类型的 EUV 光刻胶 [4]。此外，已经开发出电子束技术以直接在晶片上写入图案 [5]，创建晶体管 [6, 7]、聚合物结构 [8]、纳米线 [9] 和其他纳米结构 [10]。此外，使用电子束制造光掩模已成为纳米 CMOS 技术最常用的方法之一 [11,12,13,14]。但是，如果不能精确控制电子束，确保电子束加速能量、剂量和均匀性一致，上述所有应用都可能失败。

为了进一步监测处理室内的电子束加速能量和剂量，需要一个工具内、晶圆上电子束检测器。之前对使用薄膜热电偶的电子束探测器的一项研究 [15] 无法直接测量高能电子的分布，并且由于热电偶本身的限制而缺乏灵敏度。还有使用光纤 [16] 和其他设备（如普克尔斯盒 [17]）的光学检测方法。另一方面，微通道板（MCP）通常用于检测单个粒子和辐射[18, 19]；在合适的仪器设计和良好的参数调整下，使用光学方法和 MCP 的电子束检测结果可以令人满意。然而，将它们集成到一个小芯片中是一个挑战，这使得它们不是工具内、晶圆上电子束检测的最佳候选者。采用有源像素传感器 (APS) 的传统 CMOS 图像传感器 (CIS) 方法可能会有所帮助 [20, 21]，因为可以直接收集电子，并且可以通过精心设计的读出方案降低噪声，从而获得更高的信号-噪声比（SNR）；然而，传统的APS芯片在传感过程中需要外部电源来驱动，降低了其可行性并增加了电子束室设计的复杂性。

在这项研究中，提出并验证了一种无需外部电源的工具内、晶圆上电子束检测方法。所提出的电子束检测器/记录器采用浮栅作为感应节点，兼容 16 纳米 FinFET CMOS 逻辑工艺，具有检测结果存储能力、紧凑的 2 晶体管 (2 T) 像素、快速响应、宽动态范围和高响应性。在线电子束辐射后，电子剂量和加速能量的关键特征可以通过离线电学测量轻松快速地提取，例如晶圆验收测试（WAT）和其他无损读取程序。

像素结构和方法

所提出的工具内电子束记录器的实验装置和基本工作原理如图 1 所示。在电子束曝光期间，所提出的晶片上探测器将首先放置在电子束室内，如图 1 所示。图 1a，通过浮栅结构收集注入的高能电子。当高能电子与上面的金属和介电层碰撞时，相应电子的能量会随之降低。根据注入电子的加速能量，其中一部分将到达并停留在浮栅上，然后在曝光后存储感应电平。因此，在检测芯片没有电源的情况下，每个位置的投影电子束水平将存储在唯一的 2 T 像素中，示意图如图 1b。在线电子束曝光后，可以通过离线电流-电压（IV）测量读出相应的剂量和加速能量，如图1c中的测量数据所示，可用于重建投影电子束成像、图案和原位 强度分布。对于芯片级探测器阵列，如果加入并行读出外围电路，可以大大提高图像读出，预计读出时间在毫秒以内。此外，在初始化步骤后，可以在几秒钟内刷新探测器阵列以进行下一次电子束检测。

一 实验设置和b 所提出的电子束检测器阵列的示意图，从室内检测、晶圆上离线读出和由 c 重建的强度图像开始 其电特性测量结果

所提出的具有紧凑 2 T 像素的电子束探测器的三维结构图如图 2a 所示，由采用纯 16 nm FinFET CMOS 技术制造的 p 沟道晶体管组成，包括一个行选择 (RS) 晶体管，可用于控制顺序读出；另一个是用于存储感测结果的浮栅 (FG) 晶体管。独特的紧凑像素结构和像素内 FG 存储节点可以通过沿位线 (BL) 的透射电子显微镜 (TEM) 图像和相应的布局清楚地观察到，分别如图 2b 和 c 所示。所提出的 2 T 像素的像素间距可以缩小到 0.7 μm，从而实现电子束成像和检测的高空间分辨率。

一 3D 结构，b 沿 BL 和 c 的 TEM 图像 所提出的电子束探测器的布局图，具有采用 16 纳米 FinFET CMOS 技术的紧凑型 2-FinFET 像素和 FG 存储/传感节点

在注入过程中，将发生二次电子 (SE) 和背散射电子 (BSE) 发射。 SE 是由于表面的非弹性散射而从目标材料中射出的电子，而 BSE 是注入目标材料然后以大角度弹性散射出去的主束电子[22]。因此，正电荷可能会通过上述效应引入曝光的像素，这些正电荷可能会与储存的负电荷重新结合。通常，本研究中存储节点的净电位为负，因为大多数金属的 SE 发射系数（定义为 SE 电流与初级电子电流之比）小于 1，能量高于5 keV [23]。因此，正负电荷都可以存储在像素单元中，都将反映在读出电流上。

实验结果与讨论

注入电子束的轨迹可以通过 Monte-Carlo 模拟结果 [24] 进行估计，如图 3a 中的数据所示，预计电子束会以更高的加速能量行进更深；因此，对于具有更高能量（0 到 30 keV 之间）的电子，收集效率以及通过晶片表面穿透到提议的探测器的电子数量将增加，如图 3b 中建议的模拟数据。对于高于 30 keV 的电子束能量，大部分电子将穿透到硅衬底，降低 FG 收集效率。收集效率(\(\upeta\))定义如下：

其中 \({Q}_{FG}\) 代表 FG 中收集和存储的电荷，\({Q}_{total}\) 代表来自施加的电子束的总注入电子。

一 不同加速能量下注入电子的投影轨迹的蒙特卡罗模拟结果，以及b 对应的投射深度和穿透概率到晶圆上探测器阵列

根据图 3 中的模拟结果，预计电子束将穿透并穿过几微米的距离，并且在能量为 10 keV 时，注入前的电子速度可以达到 6 cm/ns [25]，响应时间估计在微秒级以内[26]，能够响应快速扫描电子束。

在室内电子束曝光之前，必须清除半导体制造工艺步骤 [27、28] 中产生的 FG 电荷 (QFG)。在这里，通过在 250 摄氏度下烘烤探测器芯片进行初始化步骤，因为测量数据在图 4a 中得到证实，随着随机放置的电荷被移除，BL 电流分布收紧。初始化后整体读出BL电流低于0.1pA，如图4b所示，表明可以有效清空FG电荷。

一 在 250°C 下烘烤超过 100 k 秒和 b 后，BL 电流的分布会变紧 累积曲线表明读取电流收敛到 0.1pA 以下，进一步确保 QFG 被清除

像素在初始化状态下的 BL 电流分布以及在 30 keV 固定能量下增加电子束辐射后的分布如图 5 所示。测量数据表明，BL 电流会随着电子束剂量的增加而增加。检测器收集的注入电子将使 FG 充电到某个负偏置电平，这将逐渐打开 p 沟道 FG 晶体管，从而导致更大的读出 BL 电流。此外，测量数据表明在BL电流达到饱和之前仍有几个数量级的空间，使其适用于宽动态范围感测。

所提出的探测器在初始化状态下的分布以及在 30 keV 固定能级下随着剂量增加而电子束曝光后的分布

正如图 6 中的测量数据显示的那样，读出的 BL 电流偏移与施加的电子束的加速能量呈正相关，这与图 3 中的模拟结果一致，验证了所提出的探测器可以准确反映特性注入的电子束剂量和加速能量。凭借在传感平面间距为 700 nm 的高空间分辨率，该探测器还可以证明最小传感电子束剂量水平为 24μC/cm ² 5 keV。

电子束暴露阵列的BL电流可以精确反映注入剂量及其加速能量

8 × 8 测试阵列的二维图像如图 7 所示，在剂量为 0.2μC/cm ² 的 30 keV 电子束后 , 0.6μC/cm ² 和 1μC/cm ² 比较。

剂量为 a 的 30 keV 电子束曝光后的二维图像 0.2μC/cm ² , b 0.6μC/cm ² 和 c 1μC/cm ² , 分别

所提出的电子束探测器不仅具有对剂量和加速能量的线性和高响应，像素内数据存储的能力是其独特的特性之一。如图 8 所示的数据，电子束照射引起的 BL 电流偏移可以在 85 摄氏度下保持相对稳定数天；因此，电子束检测结果可以在没有外部电源的情况下保留在存储节点中，从而可以通过自动测量系统进行离线电读出。

电子束传感结果可以存储在所提出的检测器中，数据保持相对稳定数天，实现离线晶圆读取

图 9 中进行的实验意味着当相邻像素已经充电时，所提出的电子束检测器的收集效率会略有下降。由于相邻像素的负电位，电子在注入过程中受到排斥力；因此，必须考虑图案和阵列设计，以减少这种图案界面效应。

发现在相邻单元上完全存储浮栅会略微降低收集效率，预计会产生一些图案干扰

结论

在这项工作中，提出了一种工具内、晶圆上电子束探测器阵列，具有 FinFET CMOS 逻辑兼容性、宽动态范围和高响应性。独特的紧凑型 2 T 像素结构可以提高亚微米像素间距的空间分辨率。投影的电子束成像和检测结果可以在没有外部电源的情况下非易失性地存储在所提出的新型电子束检测器的传感/存储节点中，从而实现离线电读出。最后，所提出的电子束探测器阵列被认为是提高未来电子束光刻系统和工艺稳定性的有前途的解决方案。

数据和材料的可用性

不适用。