CSIR：面向FinFET后道工艺制造的实时等离子体电荷监测

摘要

首次提出并演示一种具有电荷分离能力的装置，用于监测后道工艺（BEOL）过程中等离子体诱导损伤。这种新型电荷分离原位记录器（CSIR）可在先进鳍式场效应晶体管（FinFET）电路制造过程中，独立追踪天线上的等离子体充电效应量和极性。它不仅揭示天线上实时原位等离子体充电水平，还分离正负充电效应并提供两个独立读数。随着CMOS技术推向更细金属线，新电荷分离方案为BEOL工艺优化和器件可靠性提升提供强有力工具。

背景

等离子体增强工艺广泛用于形成鳍式场效应晶体管（FinFET）电路，由许多高深宽比结构和细金属线组成。制造中刻蚀和沉积步骤实现这些3D结构可导致FinFET器件显著等离子体诱导应力。随着CMOS FinFET技术进步，金属线宽和间距比高度更激进缩小，驱动极细线定义的高深宽比沟槽形成。不可避免地加剧晶体管等离子体诱导损伤（PID）严重性，其对电路可靠性的影响成为开发FinFET技术的关键顾虑之一。形成小接触、过孔和细金属线时通常施加强功率高选择性等离子体。此外，刻蚀体鳍时反应离子溅射鳍表面可导致体鳍缺陷，对晶体管特性至关重要。为实现鳍金属栅极和密集互连结构，先进FinFET技术常用复杂金属堆叠。高-k栅极介质在先进技术中通常导致等离子体工艺后应力诱导捕获增强。等离子体充电时，通过窄鳍至衬底的放电路径可导致整个晶圆非均匀应力分布。等离子体诱导应力在晶体管栅极氧化层上已知导致栅极介质完整性进一步退化。

栅极介质薄膜等离子体诱导损伤可导致高度非均匀充电场景下性能退化甚至良率损失，因可靠性失效。因此先进FinFET技术通常用带大天线结构的测试器件监测PID效应，为工艺优化提供反馈。

最常用PID度量是大天线结构测试样品击穿时间特性。这些PID图案潜在损伤通常通过测量栅极介质层时间依赖性退化反映，因此无法给出等离子体工艺实时反馈。此外，常规测试器件无法告知等离子体诱导充电速率来源、极性或天线最大势能堆积。我们前期研究提出带天线结构耦合浮置栅极的PID记录器，具原位检测能力。本工作提出修订PID记录器具电荷分离特性。通过正向二极管和反向二极管连接共同天线结构，新设计为正负电荷提供分离路径，从而独立记录两极性充电水平。这种新型电荷分离原位记录器（CSIR）仅需小天线，为未来研究中端线（MEOL）工艺等离子体充电效应铺平道路。

方法

等离子体充电极性

先前研究报道，形成多晶或金属层刻蚀过程中，等离子体不均匀性及天线电位变化导致不同位置充电速率剧烈差异甚至极性改变。等离子体腔室宏观环境和微观图案均影响晶圆充电速率分布。即BEOL刻蚀等离子体充电速率在空间和时间上变化。射频（RF）等离子体过程中，晶圆表面收集充电电流J_p，由离子电流J_i和电子电流J_e组成。离子电流随时间近似恒定，由离子密度J_i和玻姆速度决定。因等离子体电位V_p(t)大部分时间高于栅极电位V_G，电子电流仅在等离子体电位接近最小值的短时段流动。Q_FG过程中，栅极电压随RF周期升降，取决于电流分量大小，直到隧道电流平衡天线上J_p达到稳态栅极电压。图1显示刻蚀不同阶段晶圆中心线等离子体充电速率分布J_p(x,y,t)随幅度和极性变化，可用式(1)表达：J_e表电子电流密度，J_i表离子电流密度。

不同等离子体充电极性导致正或负天线电荷Q_P在不同时间地点累积。澄清：t₁时负J_p致负天线电荷Q⁻；t₂时正J_p在晶圆同一位置诱导正天线电荷Q⁺，如图1所示。因此刻蚀过程中同一天线上不同时间可累积正或负电荷。前人报道J_e和J_i峰值约-0.15和0.35 mA/cm²。研究发现直流和交流/双向栅极应力对n沟道和p沟道FinFET导致栅极介质薄膜不同潜在损伤。正负直流偏压和0.1 Hz切换频率交流电压分别施加常规FinFET测试样品。图2比较正、负、双向栅极应力下晶体管击穿时间（T_BD）。结果显示直流栅极应力导致更严重损伤，交流栅极应力损伤较轻（双向应力样品T_BD更长）。图2也显示氧化层退化不仅取决充电极性，还取决于n沟道和p沟道晶体管下方阱类型，预期由测试器件放电路径差异导致。因此以T_BD为损伤严重度指标的常规PID探测器无法反映工艺中等离子体充电水平。另一方面，我们前期工作提出的等离子体充电记录器通过向耦合天线的浮置栅极（FG）注入或弹出电子记录应力水平。记录数据浮置栅极电荷（Q_FG）制造后通过读取晶体管阈值电压位移测量，其沟道由同一浮置栅极控制导向。天线上等离子体充电Q_P诱导的势能升高在单金属层形成中可诱导正负天线电压。此外，不同金属层用不同制造参数（刻蚀时间、化学品、腔室温度），影响刻蚀时晶圆天线电荷分布。其他情况，连接多金属层晶体管经历更复杂等离子体充电序列，如图3a所示。

BEOL不同阶段特定天线等离子体充电电流可在离子和电子电流间切换，即净Q_P也可正负转换。天线由金属2、3、4及多金属层组成的样品记录汇总图3b。数据暗示单金属层净充电极性层间变化。此外，多金属层天线结构样品Q_FG平均效应在图3b测量数据进一步支持。天线上同时有正负V_G时，最终Q_FG将被电子顺序注入/弹出浮置栅极平均抵消。这种补偿效应限制记录器揭示器件等离子体工艺中真实应力条件。修订CSIR旨在解决如何单独记录正负充电效应无干扰、提供更详细腔室充电情况数据。

电荷分离测试图案

本研究提出新型电荷分离原位记录器（CSIR）分离天线正离子充电和负电子充电，如图4a。CSIR包含两浮置栅极FG₁、FG₂分别记录不同充电效应。天线结构通过正向二极管（D1）和反向二极管（D2）连接两耦合栅极。左半结构正电荷经D1流入耦合栅极1（CG₁）。CG₁正充电时电压经两侧接触槽耦合至浮置栅极，浮置栅极因电子从衬底注入而负充电。右半结构为负充电路径，允许电流经D2从天线流入耦合栅极2（CG₂），导致正Q_FG。图4b进一步显示CSIR剖面图，片上pn二极管将正负充电路径导向分离耦合栅极CG₁、CG₂，分别耦合天线电位至FG₁、FG₂。

CSIR左半在正充电天线下启用时，右半因反向二极管阻断电荷而非激活，反之亦然。两片上二极均由n⁺/p阱组成。D2为维持p阱负电压，p区需深n阱包围，阻断直接至衬底充电路径。图5a、b分别显示CSIR正负充电周期天线下模拟剖面势分布。假设天线电位达5 V，左侧二极管正电荷流至左控制栅极致高正V_CG1，同时右侧二极管阻断正电荷致V_CG2近零。双控制栅极势差经图5a模拟势等高线验证。图5b显示天线负充电效应。模拟势分布验证片上pn二极管按设计有效互补导向和阻断电位至CG₁、CG₂。这样，等离子体处理中对应不同源的正负充电效应可独立获取，防止探测器电荷补偿和干扰问题。

结果与讨论

图6比较正向二极管控制FG₁、反向二极管控制FG₂及无二极管样品测得阈值电压位移（ΔV_T）沿晶圆中心线分布。数据显示单浮置栅极记录器甚至在单金属层加工中也发生电荷中和。无二极管记录器平均效应证明峰值充电速率不真实反映。反之，新CSIR读数可独立提供正负充电水平。进一步研究金属2（M2）形成等离子体充电效应，CSIR各芯片FG₁、FG₂收集电荷可由式(2)独立计算：

Q_FG = C_T × ΔV_T × α_RG （2）

其中Q_FG为浮置栅极电荷。C_T为浮置栅极总电容（图7）。ΔV_T为记录器读取栅极检测阈值电压位移，α_RG为读取栅极耦合比。

浮置栅极电荷初始为零，当栅极介质层电场降至零时Q_FG达饱和水平，等离子体工艺结束时天线栅极电位可表示为：

V_ANT = (V_FB - Q_FG/C_T) / α_ANT （3）

其中V_ANT为等离子体充电天线栅极电位，α_ANT为天线栅极至浮置栅极耦合比。V_FB为金属栅极至鳍-衬底平带电压。给定工艺时间，平均等离子体充电电流密度J_p可由式(4)投影：

J_p = (V_ANT × C_ANT) / (A_ANT × Δt) （4）

其中Δt为等离子体工艺时长，C_ANT为金属天线总电容，A_ANT为天线充电面积。上述计算参数汇总表1。

图8进一步比较顶层金属（金属9）和底层金属（金属2）工艺中晶圆中心线正负充电速率分布。暗示天线结构充电在高金属层（金属9）更显著，因金属9更高等离子体能量致J_p幅度大于金属2。数据也显示电子和离子充电速率均在两种情况中心峰值。预期靠近晶圆中心芯片经历高充电水平，归因于等离子体处理中更长放电路径。该位置效应在电子和离子充电主导条件下相同。图9进一步比较单金属层形成（金属2 M2和金属9 M9）平均投影等离子体充电速率J_P(x,y)。晶圆图显示电子充电速率除边缘外呈平台，离子充电速率晶圆中部变化更大。未来这些不同工艺条件下晶圆图有望提供等离子体腔室洞察，或通过更好补偿充电效应给出优化指南。

天线比效应

传统PID监测器件通常将晶体管栅极直接连接大天线放大PID效应，通过预期通过小沟道区放电的总Q_P增加评估应力水平。天线比（AR）与等离子体工艺中栅极介质应力电流密度成正比。天线大Q_P已知诱导介质层潜在损伤/陷阱，最终导致可靠性退化。预期较高AR常规FinFET显著提升应力水平，导致更严重T_BD退化，即器件在更短运行周期内失效，见图10。反之，CSIR中记录为浮置栅极电荷Q_FG的等离子体充电水平显示极小天线效应，即不响应天线面积增加，如图11数据汇总。

新浮置栅极基CSIR中，天线比（AR）影响等离子体充电期间耦合栅极峰值电位。缩放技术中连接和耦合结构寄生电容预期减小，导致记录结果AR敏感性降低。导致CSIR与常规探测器AR效应显著差异原因如下。浮置栅极记录器中天线累积电荷Q_P不通过沟道区放电。增加Q_P提升V_CG，导致电子注入/弹出浮置栅极。图11a模拟电容显示天线电容C_ant随天线面积A_ant成比例增加。总电荷电流直接正比天线面积，CSIR中增加AR不影响天线电位。测量数据显示AR超100×时Q_FG水平大致相同。

此特性不仅节省测试图案面积，还能以更高空间分辨率获取J_P(x,y)研究图案化对PID影响。此外，小天线探测器便于设计测试图案理解MEOL和接触工艺PID。

最后，表2汇总新CSIR监测先进BEOL FinFET工艺PID性能总结。传统探测器感应范围为AR，新原位记录器感应范围基于浮置栅极长度。新原位记录器面积可极小。最重要的是新CSIR可提供等离子体工艺实时反馈，独立分离离子充电和电子充电速率水平。

结论

首次提出并演示用于监测等离子体诱导损伤的新型电荷分离原位记录器（CSIR）。CSIR为同时理解等离子体腔室电子充电和离子充电速率提供强有力工具。晶圆图可促进进一步研究器件可靠性与这些单独充电效应关联。