减少 InGaN/GaN 微发光二极管表面复合的替代策略——减薄量子势垒以管理电流扩散

介绍

由于具有高亮度、低功耗和长使用寿命的显着特点 [1]，III 族氮化物基发光二极管 (LED) 获得了广泛的研究兴趣 [2, 3]。迄今为止，大尺寸 InGaN/GaN 蓝色 LED 已取得巨大进展并实现商业化 [3]，已在固态照明和大尺寸面板显示器中得到应用。然而，传统的 InGaN/GaN LED 的调制带宽较小，因此不适合例如可见光通信 (VLC) [4,5,6]。同时，大芯片尺寸使得像素容量较低，例如手机显示屏、可穿戴手表显示屏。因此，现阶段芯片尺寸小于100 μm的InGaN/GaN micro-LED（即μLED）受到广泛关注。尽管具有上述优点，但 μLED 的进一步发展仍有许多问题需要解决，例如高精度传质 [7,8,9] 和尺寸相关效率 [10]。尺寸相关的效率源于制造台面时干蚀刻造成的表面损坏，因此会产生大量缺陷，从而导致非辐射表面复合。请注意，对于不同类型的光电器件，晶体质量和电荷传输是影响光电特性的基本参数 [11,12,13,14,15,16]。 μLED 的独特之处在于，缺陷区域的表面复合会显着降低 μLED [17] 的内部量子效率 (IQE)。最近，寇等人。进一步发现，随着芯片尺寸的减小，空穴更容易被缺陷捕获，并且随着芯片尺寸的减小，μLED 的空穴注入能力会变得更糟 [18]。因此，降低侧壁缺陷密度很重要。钝化侧壁缺陷的一种非常方便的方法是沉积介电钝化层 [19]，这可以通过使用等离子体增强化学气相沉积 (PECVD) 方法或原子层沉积 (ALD) 方法来实现。结果表明，由于生长层的质量更好，介质钝化层可以通过使用 ALD 技术更好地消除侧壁缺陷[20]。然后可以通过对钝化层进行热退火来进一步减少侧壁缺陷数 [21]，即使对于 6 μm × 6 μm μLED，这也显示出增强的 EQE。众所周知，由于横向电阻率降低，当芯片尺寸继续减小时，电流扩展会变得更好[22]。因此，我们建议降低垂直电阻率以更好地将电流限制在台面内，从而使载流子远离侧壁缺陷并有助于抑制表面非辐射复合。

因此，为了实现目标，我们建议减小量子势垒的厚度以管理能量势垒和垂直电阻。我们的数值计算表明，电流可以更横向地限制在台面中，因此减少了表面非辐射复合的空穴消耗。根据我们之前的报告[18]，减少的表面非辐射复合也有助于促进空穴注入。此外，变薄的量子势垒使跨多个量子阱 (MQW) 的空穴分布均匀。实验结果表明，减小量子势垒厚度的μLED的EQE得到改善。

研究方法和物理模型

为了证明所提出的结构在抑制表面复合、促进空穴注入和改善 InGaN-μLED 的 EQE 方面的有效性，设计了不同组的 μLED，它们通过使用金属有机物在 [111] 取向的 Si 衬底上生长。化学气相沉积 (MOCVD) 系统 [23, 24]。所有器件都有 4 μm 厚的 n-GaN 层，电子浓度为 5 × 10 ¹⁸ 厘米 ⁻³ .然后，利用四对 In0.18Ga0.82N/GaN MQW 产生光子。结构信息如表 1 所示。 接下来，26 nm 厚的 p-Al0.15Ga0.85N 层用作 p 型电子阻挡层（p-EBL），其空穴浓度水平为 3 × 10 ¹⁷ 厘米 ⁻³ , 然后用 100 nm 厚的 p-GaN 层覆盖 p-EBL，空穴浓度为 3 × 10 ¹⁷ 厘米 ⁻³ .最后，两个 μLED 样品都被 20 纳米的 p-GaN 层覆盖。所有研究的 InGaN 基蓝色 μLED 的芯片尺寸均为 10 × 10 μm ² . 200 nm ITO用作电流扩展层，在500 °C的温度下退火120 s，与p-GaN层形成欧姆接触。然后分别在电流扩散层和作为p电极和n电极的n-GaN层上同时沉积Ti/Al/Ni/Au/合金。

为了更深入地揭示器件物理特性，研究的器件通过使用 APSYS [25, 26] 进行计算，它可以自洽地求解漂移扩散方程、薛定谔方程和泊松方程。倒装芯片器件的光提取效率设置为 88.1% [27]。 InGaN/GaN MQW 中导带和价带之间的能带偏移比设置为 70:30 [28]。在我们的计算中还考虑了由于非辐射复合引起的载流子损失，包括复合系数为 1 × 10 ⁻³⁰ 的俄歇复合 厘米 ⁶ s ⁻¹ 和 Shockley-Read-Hall (SRH) 复合，载流子寿命为 100 ns [29]。对于 μLED 来说，在台面表面发生的非辐射复合是不可忽视的。为了准确模拟表面复合，电子和空穴的陷阱能级分别设置为导带以下 0.24 eV（即 Ec - 0.24 eV）和价带以上 0.46 eV（即 Ev + 0.46 eV）。 3.4 × 10 ⁻¹⁷ 的捕获截面 厘米 ² 和 1 × 10 ¹³ 的陷阱密度 厘米 ⁻³ 设置为电子陷阱 [30]。 2.1 × 10 ⁻¹⁵ 的捕获截面 厘米 ² 和 1.6 × 10 ¹³ 的陷阱密度 厘米 ⁻³ 为孔设置 [31]。其他参数可以在别处找到[32]。

结果和讨论

通过减薄 μLED 的量子势垒来证明台面区域内更好的电流限制

众所周知，当量子势垒变薄时，可以获得更有利的空穴注入[33]。然而，尚不清楚薄量子势垒是否有助于将电流限制在 μLED 的台面内。为了解决这个问题，我们这里有 μLED A、B 和 C，根据表 1，它们的量子势垒厚度分别设置为 6 nm、9 nm 和 12 nm。为了排除表面复合对载流子分布的影响 [18]，我们不考虑所研究的 μLED 台面外围中的任何陷阱。图 1 分别显示了根据 μLED A、B 和 C 的注入电流密度水平计算的 EQE 和光功率。如图 1 所示，当量子势垒厚度减小时，EQE 和光功率均增加，因此 μLED A、B 和 C 的 EQE 值在 40 A/厘米 ² .

分别根据 μLED A、B 和 C 的注入电流密度计算的 EQE 和光功率密度

图 2 显示了在 40 A/cm ² 电流密度下 μLED A、B 和 C 在 MQW 区域中的空穴浓度分布 .我们可以看到当量子势垒厚度减小时，量子阱中的空穴浓度增加。同时，还可以提高四个量子阱中空穴分布的空间均匀性。因此，μLED 的发现与大尺寸 LED 的发现一致，适当薄的量子势垒可以促进空穴传输 [33]。如前所述，当采用薄量子势垒时，电流可以较少地扩散到台面边缘。然后，我们展示了最接近图 3a 中 p-EBL 的第一个量子阱中的横向空穴分布。我们发现空穴浓度随着远离 p 电极的横向位置而降低。然后我们计算孔的下垂水平，定义为 pleft-pright/pleft。这里， pleft 和 pright 分别表示左台面边缘和右台面边缘的空穴浓度。 μLED A、B 和 C 的下降水平分别为 10.7%、10.3% 和 9.8%。为了更好地说明，我们将图 3b 中描绘的横向空穴浓度归一化。它还表明，随着量子势垒变薄，下降能级增加。

μLED A、B 和 C 的 MQW 区域中空穴浓度分布的数值计算。数据是在 40 A/cm ² 的电流密度下计算的 .插图显示了捕获日期配置文件的位置

(a ) 数值计算的空穴浓度分布，和 (b ) 分别用于 μLED A、B 和 C 的 p-EBL 附近第一个量子阱中的归一化空穴浓度分布。插图显示了捕获空穴浓度分布的位置。数据是在40 A/cm ² 的电流密度下计算的

然后，我们在图 4a-c 中显示了 μLED A、B 和 C 的能带图。它说明当量子势垒厚度减小时，所有量子势垒的价带势垒高度都减小。降低的价带势垒高度可以更好地促进穿过 MQW 区域的空穴传输，这与图 2 一致。另一方面，当量子势垒变薄时，会相应地产生降低的垂直电阻率。根据 Che 等人的报告。 [34]，当垂直电阻减小时，可以抑制横向电流扩展，使得电流趋于远离台面边缘。当我们参考图 3a 和 b 时，这种推测也得到了证明。

μLED 的能带图 (a ) A, (b ) B, 和 (c ) C. Ev 和 Efh 分别表示空穴的价带和准费米能级。电流密度为40 A/cm ² 时计算的数据

如上所述，加厚量子势垒会增强电流扩展，这肯定会影响载流子复合过程。然后我们显示了台面边缘的 SRH 复合和辐射复合之间的比率（见图 5）。该比率是通过使用 \( {R}_{\mathrm{SRH}}/{R}_{\mathrm{rad}}={\int}_0^{{\mathrm{t}}_{\mathrm {M}\mathrm{QW}}}{R}_{\mathrm{SRH}}(x)\times \mathrm{dx}/{\int}_0^{{\mathrm{t}}_{{{ }_{\mathrm{M}}}_{\mathrm{QW}}}}{R}_{\mathrm{rad}}(x)\times \mathrm{dx} \)，其中 R SRH(x)表示SRH重组率，R rad(x) 表示辐射复合率，tMQW 是 MQW 区域的总厚度。图 5 显示了 R 的比率 SRH/R 随着量子势垒厚度的增加，台面边缘的 rad 减小，这意味着可以通过改善理想 μLED 架构的电流扩展效应来提高辐射复合率。这意味着由于芯片尺寸显着减小，μLED 可以拥有出色的电流扩展 [21, 22]。请注意，我们还没有考虑图 5 的表面复合。因此，我们可以推测，对于现实的 μLED 来说，更好的电流扩展效果可以牺牲载流子辐射复合，这可以通过考虑表面缺陷来建模，并且后续会详细讨论。

μLED A、B 和 C 的综合 SRH 复合 (SRH) 率和综合辐射复合率的比率。插图 (a ), (b ), 和 (c ) 分别是 μLED A、B 和 C 的 SRH 复合 (SRH) 率和台面边缘处的辐射复合率的分布。数据是在40 A/cm ² 的电流密度下计算的

通过使用具有薄量子势垒的 MQW 减少表面复合

为了探究表面复合对具有不同量子势垒厚度的 μLED 空穴注入的影响，我们进一步设计了 μLED I、II 和 III。 μLEDs I、II 和 III 的 MQW 的结构信息分别与 μLED A、B 和 C 的结构信息相同（见表 1），不同之处在于 μLED I、II 和 III 的表面缺陷被考虑在内，例如μLED I、II 和 III 缺陷区域的宽度设置为距蚀刻台面边缘 0.5 μm。

作为电流密度函数的数值计算的 EQE 和光功率如图 6 所示。图 6 表明，当考虑表面非辐射复合时，光强度可以显着降低。因此，这进一步证实了 μLED 的表面非辐射复合不能被忽略 [10, 17, 18]。同时，与图 1 中的观察结果非常吻合，当量子势垒厚度减小时，EQE 和光功率也得到增强，例如，具有最薄量子势垒的 μLED I 具有最大的 EQE 和光功率。 μLED I 和 III 的实验测量的 EQE 显示在插图图 6a 中，其显示出与数值计算结果相同的趋势。此外，我们分别测量并显示了图 6b 和 c 中 μLED I 和 III 的归一化电致发光（EL）光谱。所有测试的 μLED 的峰值发射波长为 ~450 nm。测得的 EL 可以由我们的模型重现。这表明我们使用的物理参数设置正确，例如确定发射波长的 MQW 中的偏振水平和 InN 成分已正确设置。

分别根据 μLED I、II 和 III 的注入电流密度计算出 EQE 和光功率密度。 (a 的插图 ) 分别显示了 μLED I 和 III 的实验测量的 EQE。 (b 的插图数字 ) 和 (c ) 显示了 μLED I 和 III 的测量和数值计算的 EL 光谱。插图数据 (b ) 和 (c ) 在电流密度为 40 A∕cm ²

为了揭示侧壁缺陷对 μLED I、II 和 III 的空穴注入效率的影响，空穴浓度如图 7 所示。注意，图 7a 中的空穴浓度是在中间区域探测的设备 [如图 7a 插图中的红色箭头所示]。图 7b 显示了器件缺陷区域中的空穴浓度 [如图 7b 插图中的红色箭头所示]。如图 7a 和 b 所示，对于无缺陷区域和侧壁区域，减少的量子势垒厚度有利于穿过 MQW 的空穴传输。这里的结果与图 2 一致。进一步比较图 7a 和 b 可以看出，缺陷侧壁区域的空穴注入效率明显低于非缺陷区域的空穴注入效率。这里的观察结果与 Kou 等人的观点一致。 [18]，这进一步表明需要通过适当降低量子势垒厚度来减少电流向缺陷侧壁的扩散（见图3a和b）。

MQW 区域中数值计算的空穴浓度分布 (a ) 在中心，(b ) 分别位于 μLED I、II 和 III 的台面边缘。数据是在40 A/cm ² 的电流密度下计算的 .插图显示了捕获空穴浓度分布的位置

然后我们重复我们在图 5 中所做的分析，其值现在在图 8 中展示。我们可以看到 R 的比率 SRH/R 当量子势垒增厚时，台面边缘的 rad 增加，这唯一归因于显着增强的表面非辐射复合率。正如我们所提出的，厚量子势垒允许电流到达台面边缘并触发表面非辐射复合。结果，插图 a-c 还显示表面非辐射复合在台面边缘变得非常强。胎侧的非辐射复合率甚至超过了辐射复合率。

μLED I、II 和 III 的综合 SRH 复合 (SRH) 率与综合辐射复合率之比。插图 (a ), (b ), 和 (c ) 分别是 μLED I、II 和 III 的 SRH 复合 (SRH) 率和台面边缘处的辐射复合率的分布。数据是在40 A/cm ² 的电流密度下计算的

结论

总之，我们已经数值研究并证明了不同量子势垒厚度对基于 InGaN 的 μLED 的空穴注入和电流扩展的影响。结果表明，通过减薄量子势垒厚度，可以在台面区域内实现更好的电流限制。相应地，可以很好地控制电流扩散远离台面边缘，从而抑制表面非辐射复合。通过数值和实验，我们观察到具有适当薄量子势垒的基于 InGaN 的 μLED 的外部量子效率提高。我们认为，所提出的方法有望消除限制高性能 μLED 发展的瓶颈。此外，这项工作中提出的器件物理将增加对基于 InGaN 的 μLED 的理解。

数据和材料的可用性

当前工作中的数据和分析可在合理要求下向相应作者索取。

缩写

μLED：

微型发光二极管

EQE：

外量子效率

LED：

发光二极管

InGaN：

氮化铟镓

氮化镓：

氮化镓

VLC：

可见光通信

IQE：

内量子效率

PECVD：

等离子体增强化学气相沉积

ALD：

原子层沉积

MQW：

多量子阱

MOCVD：

金属有机化学气相沉积

p-EBL：

p型电子阻挡层

APSYS：

半导体器件的先进物理模型

SRH：

肖克利-雷德-霍尔