ZrO₂介质优化Ge pMOSFET性能：后金属退火与后沉积退火的作用

摘要

本研究考察后金属退火（PMA）和后沉积退火（PDA）对采用ZrO₂栅介质的Ge p型MOSFET（pMOSFET）电学性能的影响。跳过PDA的器件随PMA温度从350°C升至500°C，导通电流（I_ON）、亚阈值摆幅（SS）和电容等效厚度（CET）逐步改善。高温PMA诱导ZrO₂结晶化，提高介电常数并降低界面态密度（D_it），从而降低CET并提高有效空穴迁移率（μ_eff）。相反，在400°C接受PDA步骤的器件虽获得更小CET和更陡峭SS，但其μ_eff低于无PDA器件。

背景

锗（Ge）因其显著超越硅的空穴迁移率，日益被视为下一代CMOS的高迁移率p沟道材料[1-3]。为充分发挥这一优势，优质栅介质和稳健表面钝化对于实现Ge晶体管的高有效载流子迁移率（μ_eff）和驱动电流至关重要[4-7]。多种高κ介质——HfO₂、ZrO₂、La₂O₃、Y₂O₃——被探索以将电容等效厚度（CET）降至1 nm以下。其中ZrO₂因其高介电常数（结晶相κ≈28-30）和与Ge的优异界面质量脱颖而出[12-14]。ZrO₂结晶化已显示可降低CET并提升μ_eff[15, 16]，但不同退火路径对器件性能的影响仍研究不足。本工作探讨PMA和PDA如何影响ZrO₂介质Ge pMOSFET，证明高温PMA显著增强μ_eff并降低CET。

方法

采用ZrO₂介质的Ge pMOSFET制造流程见图1a。器件在n型Ge(001)晶圆（0.088-0.14 Ω·cm）上生长。经顺序HF（1:50）清洗和DI冲洗后，晶圆进入ALD腔室。臭氧后氧化（OPO）步骤——在300°C沉积1 nm Al₂O₃层后进行15 min原位OPO——提供表面钝化。随后在250°C用TDMAZr和H₂O前驱体沉积5 nm ZrO₂层，Zr源加热至85°C。选定样品在快速热退火炉中400°C PDA 60 s（晶圆II）；其余晶圆为无PDA组（晶圆I）。溅射100 nm TaN栅极，光刻和刻蚀。源/漏区经BF₂⁺注入（30 keV，1×10¹⁵ cm⁻²）形成，随后经剥离法沉积15 nm Ni接触。最后在350、400、450、500°C进行30 s PMA以激活掺杂剂并完成金属化。

a ZrO₂介质Ge pMOSFET制造流程。b 完成晶体管SEM图像。c XTEM横截面显示栅极堆叠和源/漏区。d 400°C退火器件HRTEM。e 500°C退火器件HRTEM。

图1b展示典型器件SEM视图，图1c显示XTEM横截面突出栅极、介质和源/漏区。图1d和1e显示500°C PMA后ZrO₂层完全结晶，Al₂O₃界面层厚度≈0.7 nm。

结果与讨论

图2显示晶圆I上器件在300 kHz测得的反型电容（C_inv）对栅极电压（V_GS）。提取的CET值随PMA温度350、400、450、500°C分别为1.95、1.80、1.67、1.52 nm。CET随PMA升高而降低归因于ZrO₂结晶化，κ从~20-23（非晶）增至~28-30（结晶），体陷阱密度降低。C-V曲线位移证实介质质量改善。

晶圆I上不同PMA温度（350、400、450、500°C）Ge pMOSFET反型C_inv-V_GS曲线。

图3a呈现晶圆I器件传输特性和栅极漏电（I_G）。所有晶体管L_G=4 µm，W=100 µm。所有PMA温度下栅极漏电均低于漏电流。值得注意的是，500°C退火器件达I_ON/I_OFF比>10⁴。图3b显示不同过驱动（|V_GS-V_TH|）下I_D-V_DS曲线。相比350°C，500°C器件在V_DS=-1.0 V和|V_GS-V_TH|=0.8 V下驱动电流分别提升47%和118%。图3c汇总V_DS=-0.5 V和|V_GS-V_TH|=-1 V下I_ON统计，确认500°C退火因降低源/漏电阻、降低CET和提高μ_eff而实现优越导通性能。

a 不同PMA温度器件I_D、I_S、I_G对V_GS曲线。b 不同过驱动下I_D-V_DS曲线。c 500°C器件显示最高I_ON。

图4展示不同PMA温度下中间能隙D_it、SS、V_TH统计图。提取的D_it值（最大电导法）分别为：350°C 1.3×10¹³、400°C 9.5×10¹²、450°C 9.2×10¹²、500°C 6.3×10¹² cm⁻² eV⁻¹。500°C器件因最小D_it和CET展现最陡峭SS。尽管D_it和SS仍高于最佳报道Ge晶体管，进一步优化OPO工艺（Al₂O₃厚度、氧化温度、时长）可望进一步改善。V_TH随PMA温度升高正向偏移，反映CET和D_it降低。总体而言，500°C PMA实现最优电学性能。

不同PMA温度器件a 中间能隙D_it、b SS、c V_TH对比。

有效空穴迁移率（μ_eff）用ΔR_tot/ΔL_G法[18]从L_G=1.5-9 µm器件提取。图5a显示|V_GS-V_TH|=-1 V、V_DS=-0.05 V下R_tot对L_G；对应R_SD值为：350°C 7.85、400°C 7.15、450°C 6.10、500°C 4.35 kΩ·µm，表明高温PMA改善掺杂激活。500°C器件ΔR_tot/ΔL_G斜率最小，峰值μ_eff达384 cm² V⁻¹ s⁻¹——比400°C对应器件高31%。高反型电荷密度（Q_inv≈1×10¹³ cm⁻²）下，500°C器件仍保持优越迁移率。结晶ZrO₂降低体陷阱密度，减少远程库仑散射；更平滑ZrO₂/Ge界面减少表面粗糙度散射，将峰值迁移率移至更高Q_inv。

a 不同PMA温度器件在|V_GS-V_TH|=-1 V、V_DS=-0.05 V下R_tot对L_G。b μ_eff对Q_inv，突显500°C峰值。

接下来考察PDA对器件特性的影响。图6对比晶圆I（无PDA）和晶圆II（400°C PDA）在400°C PMA下的C_inv-V_GS。PDA器件表现出显著更低CET（1.29 nm vs 1.80 nm）。图7a显示PDA增加栅极漏电，可能因CET降低。然而无PDA器件在相同过驱动（-0.8 V）饱和区驱动电流高24%，如图7b所示。

400°C PMA下晶圆I和II器件C_inv-V_GS图。

a 晶圆I和II（400°C PMA）器件I_D、I_S、I_G对V_GS。b 不同过驱动下I_D-V_DS曲线。

图8汇总有无PDA器件的D_it、SS、V_TH统计。PDA器件显示更低D_it和平均SS 142 mV/decade，表明ZrO₂/Ge界面改善。V_TH两组间差异反映带隙附近陷阱密度变化。

400°C PMA下晶圆I和II器件a D_it、b SS、c V_TH对比。

图9显示400°C PMA器件R_tot对L_G。R_SD无PDA为7.15 kΩ·µm，有PDA为7.30 kΩ·µm。PDA器件峰值μ_eff为211 cm² V⁻¹ s⁻¹，低于400°C无PDA器件。迁移率降低归因于ZrO₂介质固定电荷增强的远程库仑散射。

a 晶圆I和II（400°C PMA）R_tot对L_G。b 有无PDA器件μ_eff对Q_inv。

结论

我们系统探讨了PMA和PDA对ZrO₂介质Ge pMOSFET的影响。通过500°C PMA实现ZrO₂栅介质结晶化，大幅降低CET并提升空穴迁移率——峰值μ_eff达384 cm² V⁻¹ s⁻¹并增强驱动电流。虽然400°C PDA步骤进一步降低CET和D_it，但损害迁移率并增加漏电，相较于无PDA器件。因此，无PDA的高温PMA是优化Ge pMOSFET性能的首选路径。

数据与材料可用性

支持本文结论的数据集包含在文中。

缩略语

ALD

原子层沉积

BF₂⁺

氟化硼离子

CET

电容等效厚度

Ge

锗

HF

氢氟酸

HRTEM

高分辨透射电子显微镜

IL

界面层

MOSFETs

金属-氧化物-半导体场效应晶体管

Ni

镍

PDA

后沉积退火

PMA

后金属退火

SS

亚阈值摆幅

TaN

氮化钽

TDMAZr

四(二甲基氨基)锆

ZrO₂

二氧化锆

μ_eff

有效载流子迁移率