金属辅助化学刻蚀制备高掺杂多孔硅/硅衬底提升热电性能

摘要

多孔硅（Si）是低热导率材料，在热电器件中潜力巨大。但多孔 Si 电导率低导致输出性能差，阻碍热电性能发展。多孔 Si 与金属间非线性接触产生的大接触电阻是降低电导率的原因之一。本文利用金属辅助化学刻蚀（MACE）在 Si 衬底上形成 p 型和 n 型多孔 Si。为降低接触电阻，分别用 p 型和 n 型旋涂掺杂源（SOD）将杂质掺入 p 型和 n 型多孔 Si 表面。与未掺杂多孔 Si 样品的 Si 衬底相比，可获得欧姆接触，掺杂 p 型和 n 型多孔 Si 电导率分别提升至 1160 和 1390 S/m。与 Si 衬底相比，掺杂 p 型和 n 型多孔 Si 层比接触电阻分别降至 1.35 和 1.16 mΩ·cm²，归因于载流子浓度增加。但载流子浓度增加导致 p 型和 n 型 Si 衬底掺杂多孔 Si 样品的 Seebeck 系数分别下降至 491 和 480 μV/K。功率因子与热电材料的 Seebeck 系数和电导率相关，是评估输出性能的关键因素。因此，尽管掺杂多孔 Si 样品 Seebeck 系数下降，但因电导率显著增强，掺杂多孔 Si 层仍提升了功率因子，促进其热电应用发展。

引言

热电能量转换可将废热转为电能，被视为提高能源利用效率、缓解能源短缺压力的重要技术。特别是各类传感器应用在未来信息通信社会需求旺盛。基于热电材料的微制造技术研究旨在实现高效紧凑热电器件。热电材料性能由优值 ZT=σS²T/κ 评价，σ 为电导率，S 为 Seebeck 系数，T 为绝对温度，κ 为热导率。功率因子 σS² 是材料最大输出功率，用于估算输出性能。

常见热电材料如 Bi₂Te₃、Sb₂Te₃ 含稀有有毒元素，难以大规模生产。Si 丰富且广泛用于半导体工业，被视为热电器件替代候选材料。但 Si 热导率高（~150 W/mK）、ZT 低（0.006），非理想热电材料。近年纳米结构 Si 被证实可将热导率降至 1.6 W/mK，300 K 下 ZT 提升至 0.6。基于 Si 纳米线的热电发电机已成功制备。但因 Si 纳米线阵列难以保证均匀直径和光滑表面（与 ZT 强相关），器件性能仍低。

多孔 Si 作为 Si 纳米结构之一，理论和实验均认为是热电材料候选者。但多孔 Si 输出性能不足因电导率低，限制其热电器件发展。许多工作发现金属与多孔 Si 电接触呈非线性行为，因金属与多孔 Si 间存在势垒。原因在于多孔 Si 巨大表面态和表面捕获效应导致表面载流子浓度耗尽。这给热电发电机制造带来挑战，因界面电阻产生大寄生损耗。此外，势垒增加使多孔 Si 表观电导率比体 Si 降低数数量级，导致功率因子低。

利用旋涂掺杂源（SOD）杂质掺杂是增加 Si 表面载流子浓度、提升电导率的表面改性方法。与离子注入不同，SOD 掺杂损伤更小。有工作表明 SOD 掺杂 Si 纳米线表现高电导率。Boor 等发现电化学法制备的多孔 Si 薄膜经 SOD 掺杂后电导率增强。但 SOD 掺杂多孔 Si 的电接触特性前人未研究，却是热电器件关键参数。且 SOD 掺杂对 Si 衬底多孔 Si 层输出性能影响的研究罕见。不同于电化学法，本文用金属辅助化学刻蚀（MACE）制备多孔 Si。MACE 是利用湿法刻蚀的简单、可大规模生产方法，可合成 Si 纳米线、多孔 Si 等多种纳米结构，且能以更快刻蚀速率形成直纳米孔。

本研究用 MACE 在高掺杂 p 型和 n 型体 Si 衬底上形成多孔 Si 层，用不同类型 SOD 掺杂多孔 Si 层，评价 Seebeck 系数、电导率、电接触特性。首先研究 MACE 形成的 p/n 型多孔 Si Seebeck 系数，用霍尔效应测量 SOD 掺杂层载流子浓度验证掺杂效果。然后用电流-电压特性测量掺杂多孔 Si 层 Si 衬底的电导率和接触特性。以比接触电阻评估金属与掺杂多孔 Si 层电接触。最后评估 p/n 型 Si 衬底掺杂多孔 Si 层功率因子并与未掺杂样品对比。

实验方法

(100) 取向 p 型（10.0 mΩ·cm）和 n 型（10.0 mΩ·cm）Si 衬底，尺寸 2×2 cm²，依次用丙酮、乙醇、去离子水、 pirate 溶液（H₂SO₄:H₂O₂ 体积比 2:1）清洗。MACE 形成 p/n 型多孔 Si 层：先将 Si 衬底浸入 0.14 M HF 和 5×10⁻⁴ M AgNO₃ 混合液 7 min，室温下沉积直径 80–180 nm Ag 纳米颗粒（图 1）。再浸入刻蚀液：49% HF 25 mL、35% H₂O₂ 10 mL、去离子水 5 mL，体积比 5:2:1，室温。刻蚀反应经局部阳极氧化和氧化物去除进行。Ag 纳米颗粒在界面局部阳极氧化氧化 Si 表面，溶液中 HF 蚀刻氧化物。随刻蚀进行，Ag 纳米颗粒深入 Si 进一步刻蚀，形成多孔 Si 层。文献报道 p 型 Si 多孔形成速率慢于 n 型 [28]。多孔 Si 厚度由刻蚀时间控制。实验中 p 型 Si 刻蚀 2 min 40 s，n 型 2 min，得 ~20 μm 多孔 Si 薄膜。最后 10% 硝酸去除 Ag 纳米颗粒，去离子水清洗。多孔 Si 层孔隙率定义：

Porosity = (m₁−m₂)/(ρv)

m₁ 初始样品质量，m₂ 多孔 Si 形成后质量，ρ、v 原始单晶 Si 刻蚀层密度和体积。场发射扫描电镜（FE-SEM）观察多孔 Si 薄膜形貌。

图 2a、b 为 p/n 型多孔 Si 横截面像。厚度均约 20 μm，由刻蚀时间调控。p/n 型平均孔径分别 130 nm、125 nm，孔隙率 35%、31%。

用 SOD（Filmtronics Inc. USA）将硼或磷杂质掺入多孔 Si 表面形成 p/n 型 Si 层。SOD 3000 rpm 旋涂 30 s，110 °C 烘烤 15 min 固化。石英管炉中 1100 °C、N₂ 气氛退火 3 h 扩散掺杂原子入多孔 Si。最后 HF 溶液去除 SiO₂ 清洗表面。霍尔效应测量系统 [17] 测定未掺杂和掺杂多孔 Si 层载流子浓度验证掺杂效果。

在多孔 Si 薄膜和 Si 衬底背面分别制备两金属电极图案测量样品室温横截面 Seebeck 系数（图 3a）。多孔 Si 层形成于 Si 晶圆半区域，其余部分深反应离子刻蚀（RIE）刻蚀 30 μm 深。沉积 1 μm SiO₂ 薄膜（TEOS-CVD）减少环境热损失。SiO₂ 上制备两 1×1 mm² 方形接触窗。电子束蒸发形成两 1×2 mm² 矩形 300 nm Ti-Au 电极作接触焊盘。最后两商业帕尔贴元件接触 Si 衬底制造平面内温度梯度。热电偶测两电极温度 T₁、T₂ 得 ΔT。电压计测产生电压 ΔV。Seebeck 系数：

S = −ΔV/ΔT

用横向和纵向测量配置测 p 型体 Si、n 型体 Si、掺杂/未掺杂多孔 Si 的 I-V 特性（图 3b、c）。体 Si 样品顶面制备三个 200 nm 厚 Al 电极（'1','2','3'），尺寸 0.6×0.6 mm²，背面制备 Al 电极 '4'（图 3b）。铜线用银浆粘接电极 '4'。Al 电极 '12','23','13' 中心距分别 0.2、0.3、0.56 cm。体 Si 样品 450 ℃ 退火 30 min 确认 Al-Si 欧姆接触。用高灵敏探针测三电极间横向电阻得比接触电阻。测 Al 电极 '2'–'4' 电导得体 Si 衬底纵向电导率。测掺杂/未掺杂多孔 Si 样品电性质：TEOS-CVD 沉积 2 μm SiO₂ 保护多孔 Si 避免探针机械损伤。缓冲 HF 部分刻蚀 SiO₂ 形成三 0.6×0.6 mm² SiO₂ 窗。SiO₂ 窗上形成三 1.0×0.6 mm² Al 电极（图 3c），探针物理接触延伸 Al 电极与多孔 Si 薄膜导通。

结果与讨论

图 4 显示掺杂/未掺杂多孔 Si 样品 Si 衬底产生电压与温差关系。计算 Seebeck 系数见表 1。体 p/n 型 Si Seebeck 系数分别 450、485 μV/K。未掺杂多孔 Si 样品 p/n 型 Si 衬底 Seebeck 系数更高，分别 696、650 μV/K，因能量过滤效应和表面散射效应 [29-31]。SOD 掺杂后，p/n 型 Si 衬底掺杂多孔 Si 样品 Seebeck 系数分别降至 491、480 μV/K，因掺杂多孔 Si 层载流子浓度增加。但整个掺杂多孔 Si 样品中掺杂层较薄，剩余多孔 Si 仍未掺杂，故即使掺杂层载流子浓度高于体 Si，整体掺杂多孔 Si 样品（掺杂层+未掺杂层）Seebeck 系数接近体 Si 样品。

Seebeck 系数一般由电荷扩散部分 S_d 和声子拖曳部分 S_ph 组成。所有样品高掺杂（~10¹⁸）且室温测量，S_ph 远小于 S_d，故 S≈S_d [32]。Seebeck 系数也可表示为：

S = (8π²k_B²T)/(3qh²) m* (π/3n)^2/3

k_B 玻尔兹曼常数，h 普朗克常数，T 绝对温度，m* 态有效质量，q 电子电荷，n 载流子浓度。故载流子浓度 n 是决定 Seebeck 系数关键因素。

为理解载流子浓度与 Seebeck 系数关系，霍尔测量 p/n 型掺杂/未掺杂多孔 Si 层载流子浓度。未掺杂多孔 Si 层 p/n 型载流子浓度分别 1.3×10¹⁸、1.35×10¹⁸ cm⁻³；SOD 掺杂后掺杂层 p/n 型载流子浓度增至 4.6×10¹⁹、2.3×10¹⁹ cm⁻³。参考：p/n 型 Si 衬底载流子浓度分别 2.3×10¹⁹、9.0×10¹⁸ cm⁻³。掺杂多孔 Si 层导致载流子浓度增加，致使 Si 衬底掺杂多孔 Si 样品 Seebeck 系数下降。

图 5a 为 p/n 型体 Si 晶圆厚度方向 I-V 曲线。p/n 型体 Si 总电阻分别 1.12、0.65 Ω，估算内部电阻均仅 0.08 Ω，故总电阻主要由接触电阻决定。因 p/n 型体 Si 高掺杂（~10¹⁹），Al 焊盘与 Si 衬底为欧姆接触。但未掺杂多孔 Si 样品 p/n 型 Si 衬底 I-V 特性呈非线性曲线（图 5b）。此处从 1 V 电压处 I-V 曲线斜率定义电导率。非线性原因之一：纳米结构表面体积比增加，未掺杂多孔 Si 表面形成大量表面能态，量子限域效应导致非线性 [34]。与体 Si 不同，电子需更高能量跨越 Al-多孔 Si 界面，增加接触电阻、降低总电导率。此外，亚稳氢化表面、天然氧化层等因素也影响多孔 Si 电特性，可能导致电导率大幅下降 [35,36]。SOD 掺杂后，p/n 型 Si 衬底掺杂多孔 Si 获得欧姆接触（图 5a 线性 I-V），电导率分别从 150→1160、385→1390 S/m 提升（表 1）。电导率提升主要源于接触电阻降低，因 SOD 掺杂主要影响多孔 Si 表面。掺杂后在 p/n 型多孔 Si 表面形成薄 p⁺/n⁺ 多孔 Si 层，载流子浓度达 ~10¹⁹ cm⁻³，电子可隧穿 Al-掺杂多孔 Si 界面无视势垒 [37]。

基于传输线测量（TLM）理论评估比接触电阻（单位面积接触电阻）[38]。TLM 理论中总电阻 R = 2R_c + (ρ_i/A)L，R_c 接触电阻，ρ_i 内部电阻率，L 电极间距，A 截面积。比接触电阻 ρ_c = R_c×A。方程乘 A 得 RA = 2ρ_c + ρ_iL。L→0 时 R 为两倍接触电阻，故 ρ_c 可从 RA 与 L 关系外推 L=0 处一半值得出（图 6）。因未掺杂多孔 Si I-V 非线性，无法测量其比接触电阻。计算得 p/n 型掺杂多孔 Si 比接触电阻分别 1.35、1.16 mΩ·cm²，而 p/n 型体 Si 分别 1.88、1.25 mΩ·cm²。掺杂多孔 Si 比接触电阻低于体 Si，说明相比未掺杂多孔 Si，掺杂多孔 Si 与金属接触电阻降低归因于载流子浓度增加提升电导率。

表 1 列出 p/n 型体 Si 及未掺杂/掺杂多孔 Si 样品功率因子。虽 SOD 掺杂降低 p/n 型 Si 衬底多孔 Si Seebeck 系数，但因电导率显著增加，p 型功率因子提升 4 倍至 280 μW/(m·K²)，n 型提升 2 倍至 320 μW/(m·K²)。前期研究显示未掺杂多孔 Si 样品 Si 衬底 ZT 值因较高 Seebeck 系数（670 μV/K）和较低热导率（3.8 W/mK）比原始体 Si 提升 7.3 倍 [20]。但低电导率阻碍未掺杂多孔 Si ZT 进一步优化。热传输主要由声子主导（平均自由程>100 nm），多孔 Si 纳米结构降低热导率，掺杂不破坏低热导率 [39]。基于玻尔兹曼输运方程，载流子浓度 10¹⁹–10²¹ cm⁻³ 时室温最佳 ZT 可超 0.1 [40]。故 SOD 掺杂 Si 衬底掺杂多孔 Si ZT 估计可提升至 ~0.1，比未掺杂多孔 Si 样品（0.02）高 5 倍。综上，MACE 制备多孔 Si 后 SOD 掺杂提升电导率，改善热电性能，有望用于热电应用。

结论

利用金属辅助化学刻蚀（MACE）在高掺杂 p/n 型体 Si 上合成多孔 Si。用旋涂掺杂源（SOD）表面掺杂改善 p/n 型多孔 Si 电性质。与 p/n 型 Si 衬底未掺杂多孔 Si（Seebeck 系数 696、650 μV/K）相比，掺杂多孔 Si 样品 Seebeck 系数因载流子浓度增加降至 491、480 μV/K。与 p/n 型体 Si 载流子浓度（2.25×10¹⁹、9.03×10¹⁸ cm⁻³）相比，未掺杂多孔 Si 载流子浓度因量子限域效应和大表面积降至 1.3×10¹⁸、1.35×10¹⁸ cm⁻³；SOD 掺杂后掺杂多孔 Si 载流子浓度升至 4.6×10¹⁹、2.29×10¹⁹ cm⁻³。但 SOD 仅能掺杂薄多孔 Si 薄膜。与未掺杂多孔 Si 相比，掺杂多孔 Si 电导率从 150→1160、385→1390 S/m 提升，因接触电阻降低。且掺杂多孔 Si 实现欧姆接触。多孔 Si 与 Al 比接触电阻降至 1.35、1.16 mΩ·cm²，低于体 Si-Al 接触电阻，因载流子浓度增加。虽 Seebeck 系数下降，但 p/n 型 Si 衬底掺杂多孔 Si 功率因子分别增至 280、320 μW/(m·K²)，因电导率增强。因此，MACE 制备多孔 Si 经 SOD 掺杂可提升电导率、改善热电性能，有望用于热电应用。