增强型等离子体诱导充电检测器用于全面CMOS BEOL工艺监控

摘要

本工作提出一种改进的等离子体诱导充电（PID）检测器，以拓宽检测范围，监控先进CMOS后端工艺（BEOL）过程中晶圆上可能的等离子体损伤。研究了具有扩展电容器的新型天线设计，用于等离子体诱导损伤模式。通过采用新型PID检测器，显著提升了检测器的最大充电水平。

引言

近年来，半导体工艺技术持续缩小大规模集成电路关键尺寸。先进FinFET逻辑工艺为在多功能、更强大Si芯片中实现更紧密晶体管封装变得更复杂。等离子体增强反应离子刻蚀步骤在先进纳米级工艺中不可或缺，用于实现高深宽比结构，这对高密度电路至关重要。45 nm以下CMOS技术节点，晶体管栅极从传统多晶硅栅极/二氧化硅变为高介电常数金属栅极堆叠，使器件更易受等离子体诱导损伤，可能导致高介电层不可预见的潜在损伤。最先进FinFET制造中，众多射频等离子体步骤（刻蚀、沉积、清洗）不可避免，产生更高频率等离子体诱导充电事件。金属结构上可能发生正负充电。这些电荷通过预存金属线、过孔和接触孔组成的导电路径流动，通过电路脆弱部分（特别是晶体管栅极介质）的非期望放电可能导致严重可靠性隐患。例如干法刻蚀步骤中，散射入射离子和反应表面溅射材料导致体鳍片缺陷增多。为避免等离子体充电事件导致电路不可逆损伤，设计规则限制金属结构尺寸。另一缓解PID方法是使用保护二极管，可将等离子体充电电流从敏感电路分流。原位蒸汽生成（ISSG）栅极氧化层据报提高了等离子体损伤容限。修整腔体和修改PECVD-Ti沉积工艺也被发现能缓解等离子体诱导损伤。但大多数方法导致电路设计灵活性不受限或工艺权衡。

传统上，晶上测试图案用于监控等离子体诱导损伤（PID）水平。监控晶上PID最常用参数是具有大天线结构的晶体管栅极击穿时间（TDDB）特性。栅极介质层潜在损伤可通过电压或电流应力测试下栅极介质层退化测量揭示。因此这些图案无法提供等离子体工艺实时反馈。前期工作在先进FinFET技术中演示了晶上等离子体诱导充电效应检测器。PID检测器利用电容耦合结构在悬浮栅极诱导响应，因此不像传统PID检测器那样损坏栅极介质层。在这些新检测器上，通过测量I-V曲线漂移可知天线栅极电荷的强度、持续时间和极性。但发现这些检测器可能受饱和效应影响，某些记录点等离子体强度超临界水平。为拓宽PID检测器动态范围，本工作研究了新天线栅极设计，成功演示了感测范围扩展。

方法

图1a显示连接天线节点寄生电容的等离子体诱导损伤（PID）检测器3D示意图。不同于PID监控结构，该检测器利用长接触槽电容耦合天线电压到悬浮栅极。图1b横截面TEM照片显示检测器栅极长度140 nm。图2比较12英寸晶圆上这些检测器记录的阈值电压分布。负阈值电压漂移表明天线收集负电荷，将正电荷吸入悬浮栅极，导致负阈值电压漂移。发现天线面积增加导致总电容上升，降低整体天线电压，故阈值电压漂移减小。

图3a流程图阐述PID检测器基本操作原理。等离子体电荷（Q_Ant）收集于天线，天线栅极电位V_Ant变化。V_Ant电容耦合到悬浮栅极（FG），促进电子隧穿进出FG。等离子体工艺后，检测器V_t随Q_Ant极性变更正或变负。V_t可按Fowler-Nordheim（FN）隧穿电流模型及图3b参数计算。

图4展示基于FG的PID检测器所有可能电容。图5显示天线面积增加时ΔV_t趋于饱和。V_Ant达最大水平时，Q_Ant因电压过高开始泄漏。为避免等离子体通量超出检测器限制，故意增加天线电容，添加负载电容降低天线电容在总电容中比例。

图6a显示前期报道原位PID检测器2D结构，图6b-d展示三种实现附加电容结构：金属-氧化物-金属（MOM）电容利用金属层更大重叠面积增加总电容；浅沟槽隔离（STI）电容通过调整金属栅极长度增加电容；侧壁电容利用金属栅极与接触孔重叠面积形成附加电容。

实验结果与讨论

图7比较添加不同类型负载电容时总电容与天线电容比。天线比大于1 K时总电容由天线电容主导。当添加负载电容与天线电容相当时，总电容受负载电容影响。因天线收集最大电荷量固定，增加总电容按ΔQ = CΔV预期降低ΔV，从而抑制检测范围灵敏度，防止等离子体充电水平超原始限制时饱和效应。图8比较天线比AR=10不同STI电容器件漏电流特性。添加更大负载电容降低天线电容在总电容占比。相同等离子体充电通量下，一段时间后总等离子体电荷与天线面积成正比。总电容增加预期降低V_Ant，允许检测高等离子体通量水平。图8显示添加负载电容样品I-V曲线漂移更小。

图9对比AR=1K不同尺寸MOM、STI、侧壁电容样品阈值电压箱线图。增加负载电容时平均阈值电压漂移减小。实验设计中STI结构C_L太小无法显示充电水平影响。图10对比表明三种添加负载电容方式均能有效降低等离子体充电平均响应。附加负载电容成功扩展PID检测器检测范围，但降低检测器灵敏度。为实现等离子体充电水平宽范围检测，可设计一系列不同C_L水平PID检测器成一维阵列，检测高低端等离子体充电水平。

结论

本研究探讨新天线栅极设计以扩展PID监控检测器等离子体诱导充电水平感测范围。添加负载电容防止高天线栅极电压因电荷泄漏导致饱和，允许更高充电水平在PID检测器记录。这种新颖设计有效拓宽了先进CMOS BEOL工艺中等离子体充电水平检测范围。