降低能垒：通过LLZO薄膜非晶域增强晶界Li⁺传输

摘要

高电阻晶界是Li₇La₃Zr₂O₁₂（LLZO）固态电解质中Li⁺传输的瓶颈。本文通过在600°C退火2小时重复沉积的LLZO/Li₂CO₃/Ga₂O₃多层纳米层，制备了具有立方相和晶粒间非晶域的高导电LLZO薄膜。非晶域可为Li⁺提供额外空位位点，从而缓解Li⁺在晶界处的堆积。晶界间离子电导率的显著提升表明，空间电荷层导致的Li⁺迁移高能垒得以有效降低。得益于低能垒Li⁺传输路径，该LLZO薄膜展现出高达6.36×10⁻⁴ S/cm的前沿离子电导率，有望应用于薄膜锂电池。

引言

随着5G移动通信网络兴起，移动终端功耗预计大幅增加[1-3]。具有高能量密度、长循环寿命和优异安全性的薄膜锂电池（TFLBs）作为智能终端集成电源（如智能卡[4]）极具前景。目前大多数可用TFLBs基于LiPON固态电解质[5]，但LiPON的低离子电导率限制了TFLBs性能。石榴石型Li₇La₃Zr₂O₁₂（LLZO）是另一有前景的替代品，因其高离子电导率、宽电化学窗口和对Li金属负极的稳定性[6-10]。然而，制备高离子电导率LLZO薄膜仍具挑战[11,12]。

众所周知，Li⁺传输的能量有利路径是固体中实现高离子电导率的关键之一[13,14]。对于多晶LLZO薄膜，两个能垒决定Li⁺导电性能：一是晶粒内Li⁺传输相关。LLZO中Li⁺可能占据的晶格位点能量不等价，Li⁺在该位点间跳跃需克服能垒（EB_g）[15-18]；二是晶界（GBs）间Li⁺传输相关[19,20]。晶界处晶格缺陷导致Li⁺堆积，因GBs周围Li⁺可能占据位点耗尽形成空间电荷层（图1a橙线）。空间电荷效应导致高迁移能垒（EB_gb，图1a红线）[21]。通常LLZO中EB_gb（~0.7 eV）远高于EB_g（~0.3 eV）[20]。

有报道称立方相LLZO中Li⁺可能占据的四面体24d位点（Li1）和扭曲八面体96h位点（Li2）能量接近等价[16,22,23]，因此普遍认为立方LLZO中EB_g适中（~0.3 eV）。虽然立方相LLZO在室温（RT）下亚稳，但通过Al³⁺、Ga³⁺、Ta⁵⁺等高价阳离子掺杂稳定立方相的策略已充分发展[24-33]。Lobe等报道Al掺杂LLZO薄膜离子电导率1.2×10⁻⁴ S/cm、活化能0.47 eV[34]。普遍认为晶格中高Li⁺浓度可进一步降低EB_g[11,13]。通过沉积引入额外Li₂O制备的LLZO薄膜活化能为0.38±0.02 eV[12,35]。Li₂O有效补偿溅射沉积过程中的Li损失。另一方面，解决源于高EB_gb的导电问题的策略很少，尽管高电阻GBs是LLZO中Li⁺传输瓶颈已众所周知[14,21]。

本工作展示了具有晶粒间非晶域的LLZO薄膜。非晶域可提供额外Li⁺空位[21,36-38]和更低迁移能垒（~0.6 eV）[36]，从而削弱空间电荷效应并降低EB_gb（<0.7 eV）[21,38]。该LLZO薄膜通过反复沉积LLZO、Li₂CO₃、Ga₂O₃依序堆叠的纳米层及后续退火制备（图2）。各层超薄厚度促进多层结构中前驱体互扩散，进而使Ga₂O₃助稳定LLZO立方相，Li₂CO₃补偿沉积和退火中的Li损失。通过精心调控退火温度，获得具有所需立方相和晶粒间非晶域的LLZO薄膜。电化学阻抗测试表明该LLZO薄膜固态电解质实现高离子电导率6.36×10⁻⁴ S/cm。

方法

Ga-LLZO薄膜固态电解质制备

在纯Ar气氛中，利用射频磁控溅射在抛光MgO（100）衬底上依序沉积LLZO、Li₂CO₃、Ga₂O₃超薄层。通过重复沉积三层单元80次获得厚度~1500 nm（±10%）的多层薄膜（图S1）。Li₇La₃Zr₂O₁₂（99%）、Li₂CO₃（99%）、Ga₂O₃（99.9%）靶材安装在190 mm×55 mm Cu背板上，由中国中诺新材料制造有限公司提供。此处LLZO靶材为所需立方相（图S2），密度5.35 g/cm³。沉积压力1 Pa。LLZO沉积功率密度2.38 W/cm²，Li₂CO₃和Ga₂O₃为1.90 W/cm²。沉积后多层薄膜在纯氧（99.99%）中分别于600°C、700°C、800°C退火2小时。

表征

各单层LLZO、Li₂CO₃、Ga₂O₃厚度由台阶轮廓仪测定（详见附注S1和表S1）。薄膜晶体结构用X射线衍射（XRD）测定，Cu-Kα源，2θ范围10-60°。化学成分用飞行时间二次离子质谱（TOF-SIMS）和配备能量色散X射线谱（EDX）探测器的高分辨透射电镜（HRTEM）表征。室温（25°C）下采用平面测试配置，通过施加频率3×10⁶至1 Hz、恒定30 mV交流振幅的电化学阻抗谱（EIS）测定离子电导率。LLZO薄膜顶部铝接触用直流磁控溅射制备。EIS数据用Zview软件处理。

结果与讨论

LLZO薄膜样品及工艺参数汇总于表1。无Li补充和Ga掺杂的样品#800-1在800°C退火2小时后呈现Li缺乏相La₂Zr₂O₇（LZO）（图3a）。引入Ga₂O₃和Li₂CO₃后，#800-2 XRD图谱观察到立方相LLZO衍射峰（图3b），表明Ga掺杂和额外Li有利于立方相LLZO形成/稳定。然而#800-2 XRD图谱中28.2°处归属于LZO的强衍射峰仍保留。退火温度降至700°C时，28.2°衍射峰强度显著下降（图3c）。这表明高温退火即使引入额外Li仍可能导致严重Li损失。进一步降低退火温度至600°C，获得以立方LLZO为主相且LZO衍射峰可忽略的薄膜（图3d）。我们的观察与前人文献一致[11,12]，报道Ga掺杂LLZO薄膜立方相形成触发于600°C，LZO可能在700-800°C形成。

同时，XRD图谱中未观察到Li₂CO₃或Ga₂O₃衍射峰（图3）。此外，#600-1 TOF-SIMS成分深度分布显示整个薄膜中CO₃²⁻信号极低（图4橙线），且⁶Li⁺记录计数强度高（图4红线）证明#600-1中Li含量合格。因此多层薄膜中Li₂CO₃在600°C退火2小时后应完全分解，有效补偿薄膜沉积和热处理中的Li损失。此外，纯氧退火气氛应有效防止LLZO与CO₂副反应生成低导电Li₂CO₃层。这与#600-1测得的高离子电导率一致（见下文）。

TOF-SIMS表征还揭示#600-1中⁶Li⁺、La³⁺、Zr⁴⁺、Ga³⁺在整个薄膜均匀分布（图4）。通常前驱体互扩散是固态反应控速步骤。Huang等报道Ga₂O₃和LLZO前驱体层在700-900°C退火2小时互扩散距离约10-20 nm。因此本研究各前驱体层厚度设为<10 nm。此处基于LLZO、Li₂CO₃、Ga₂O₃纳米层的多层结构通过显著缩短前驱体必要扩散长度促进前驱体均匀混合。较厚前驱体层衍生的LLZO薄膜中观察到的掺杂元素分布不均[11]在此未出现。沉积薄膜与MgO衬底界面层间可观察到Li富集，应归因于Li⁺扩散进入MgO晶格[34]。

简言之，LLZO/Li₂CO₃/Ga₂O₃多层受益于超薄层间充分互扩散而充分混合反应。此外，掺杂Ga和额外Li的多层薄膜反应动力学在600°C优化，旨在制备低EB_g的立方相LLZO。

如上所述，LLZO Li⁺导电性能显著受GBs结构影响（图1）。#600-1微观结构用HRTEM仔细表征。HRTEM图像中观察到交叉结构，这是LLZO与H₂O或CO₂反应典型指示[35]。但#600-1 XRD图谱和TOF-SIMS深度分布表明制备LLZO薄膜防止了与H₂O或CO₂反应。因此合理推测交叉结构形成源于测试样品制备过程中LLZO薄膜暴露于空气。值得注意的是观察到晶粒间非晶域（图5a,b），表明#600-1 LLZO薄膜退火后未完全结晶，与#600-1 XRD图谱中观察到的较大半峰全宽（FWHM）一致（图3d）。EDX映射显示Ga、La、O、Zr在晶粒和非晶域均匀分布（图5c-f）。因此我们提出非晶域由玻璃态Li-Ga-La-Zr-O氧化物组成。已知非晶LLZO为Li⁺导体，典型离子电导率和活化能分别为1×10⁻⁶ S/cm和~0.6 eV[36]。Li⁺导电非晶域改善晶粒间物理接触，使薄膜中Li⁺传输路径连续性更好[20]。更关键的是，晶粒间非晶域有潜力为Li⁺提供额外空位位点[21,36-38]。与常规LLZO GBs中Li⁺可能占据位点耗尽[19,20]相比，Li⁺间静电排斥减弱。换言之，非晶域可减弱有害空间电荷效应并降低Li⁺跨GBs传输的EB_gb（图1b）。因此有理由期待本LLZO薄膜固态电解质#600-1晶界电阻（R_gb）降低。

图6a展示用于EIS测量的平面测试配置。总离子电导率（σ_total)按公式计算：

$$ \sigma_{\text{total}} = \frac{L}{S R_{\text{total}}} $$ (1)

其中L为两接触电极间距离，S为电极面积，R_total为EIS测定的LLZO薄膜总电阻。测得阻抗谱奈奎斯特图（图6b和图S2a、S2b）用插图所示等效电路拟合，由一个恒相位元件（CPE）与两个并联电阻-CPE圆环串联组成。等效电路中R_bulk和R_gb分别代表LLZO薄膜体相电阻和晶界电阻。LLZO薄膜晶界离子电导率（σ_gb)也按两平行接触电极距离归一化，按公式[39]计算：

$$ \sigma_{\text{gb}} = \frac{L}{S R_{\text{gb}}} \frac{C_{\text{bulk}}}{C_{\text{gb}}} $$ (2)

其中C_bulk和C_gb为体相电容和晶界电容，可根据拟合R（R_bulk和R_gb）和CPE（CPE_bulk和CPE_gb）值用公式(3)计算[34,40]：

$$ C = (\text{CPE} \times R^{1-n})^{1/n} $$ (3)

几何参数（L和S）和等效电路元件拟合值（R_total、R_bulk、R_gb、C_bulk、C_gb）汇总于表S2。表2汇总所提LLZO薄膜室温下计算σ_bulk、σ_gb、σ_total。#800-1因以高电阻LZO相为主导，σ_total低于10⁻⁸ S/cm。掺杂Ga和额外Li的样品#800-2、#700-1、#600-1 σ_total分别为5.63×10⁻⁷、3.89×10⁻⁵、6.36×10⁻⁴ S/cm。此趋势可能由两原因：一是随退火温度降低，制备薄膜中高电阻LZO比例减少，XRD图谱证实（图3b-d）；二是#600-1衍射峰强度远低于其他两样品，其低结晶度可能与晶粒间非晶域形成有关。如前所述，晶粒间非晶域可降低Li⁺跨GBs传输能垒（图1）。此外，#600-1晶粒尺寸约50 nm（图S3），小于前人报道常见值（数百纳米），可能导致更多高电阻GBs。然而#600-1离子电导率达前沿值。这些事实表明本文降低Li⁺跨GBs传输能垒策略有效。EIS数据分析确实显示#600-1 σ_gb接近#700-1的两个数量级，尽管因高晶界电阻难量化#800-1和#800-2 σ_bulk和σ_gb。

结论

综上，通过引入Ga掺杂和额外Li并精心优化退火温度，获得具有立方相和晶粒间非晶域的LLZO薄膜。首先，立方相LLZO晶格中Li⁺位点能量差异小导致晶粒内Li⁺传输低能垒。更关键的是，非晶域在GBs周围提供额外Li⁺空位位点，通过缓解空间电荷效应降低Li⁺跨GBs传输能垒。结果，得益于低迁移能垒Li⁺传输路径，该LLZO薄膜室温离子电导率达6.36×10⁻⁴ S/cm，对TFLBs应用极具吸引力。