绝缘栅场效应晶体管（IGFET）因栅极与沟道隔离而实现近乎无限电流增益。无连续栅极电流；仅需短暂瞬态为栅沟电容充电，在开关切换间移动耗尽区。 乍看这高增益似给 IGFET 在控制大电流时相对双极结型晶体管 (BJT) 明显优势。BJT 中集电极电流受晶体管 β（电流增益）因子约束。例如，β=20 的功率 BJT 驱动 100 A 集电极电流需至少 5 A 基极电流——即使微型分立或集成电路也是巨大控制电流。 带控制电路的晶体管 达林顿对可提升增益，但所需基极电流仍高于等效 IGFET。额外复杂性和电流消耗使此方案对高功率应用吸引力降低。 达林顿对示例 IGFET 完全饱和时漏源压降大于 B

什么是 MESFET？ 金属-半导体场效应晶体管（MESFET）是一种高频晶体管，使用砷化镓 (GaAs) 或磷化铟 (InP) 沟道实现比硅器件更低噪声、更高速度和更高功率密度。 关键优势 卓越跨导和截止频率（高达 200 GHz） 低导通电阻和高输出功率 优异温度稳定性，适用于射频、微波和毫米波应用 典型用例 MESFET 驱动蜂窝基站、卫星上行链路、雷达系统和高速通信链路的关键组件。

绝缘栅场效应晶体管（IGFET）是现代 CMOS 和模拟电路的骨干，却可能表现出影响性能、可靠性和良率的微妙但关键怪癖。以下是最常见问题、其底层物理及经验证的缓解策略，助您设计顺利运行。 阈值电压漂移 – 长期应力、温度变化和偏置可移动 VT。缓解：用偏置稳定基准电路、实施自适应偏置、选择 VT 规格更紧工艺。 漏电流 – 亚阈值漏电随温度升高和栅氧变薄指数增长。对策：加护栅、用高介电常数介质、施加适当掉电门控。 短沟道效应 – 沟道长度缩小时，穿透和漏极诱导势垒降低显著。设计贴士：在可能处增加沟道长度、用晕圈注入、采用双栅结构。 迁移率退化 – 表面粗糙度和杂质散射降低载流子迁移率，尤其高

为 IGFET 选择合适的晶体管额定值与封装 集成栅场效应晶体管（IGFET），俗称 MOSFET，是现代功率电子的骨干。为保证性能、安全和寿命，工程师必须仔细匹配器件电气额定值和物理封装到应用需求。 关键电气额定值 漏源电压 (VDS) – 器件不击穿所能承受的最大电压。 连续漏极电流 (ID) – 晶体管可承载的稳态电流。 功率耗散 (PD) – 器件必须排除的热量，通常以瓦特表示。 最大结温 (Tj,max) – 硅内部最热点损坏前温度。 最大开关频率 (fmax) – 器件可靠工作的最高频率。 常见 IGFET 封装 TO‑220 – 具金属片散热的低轮廓性价比封装。 TO‑24

介绍 离子栅场效应晶体管（IGFET）构成现代模拟和数字电路的骨干。适当偏置对于确保线性度、最大化增益和最小化功耗至关重要。基于 15+ 年半导体设计经验，本指南提炼经验证的偏置策略并为各级工程师提供实用贴士。 关键偏置目标 在 I-V 曲线期望区域设定稳定工作点 (Q-point)。 保持足够信号摆幅余量。 控制温度漂移和工艺变化。 优化低功耗应用的功率效率。 静态偏置方案 静态偏置使用电阻或分压器网络建立固定 VGS 和 VDS。常用配置包括： 分压器偏置：两电阻创建稳定 VGS 独立于沟道变化。理想低噪声放大器。 电阻偏置：从 VDD 到栅极单电阻提供固定偏置，常结合源极退化电阻补

共栅极 IGFET 放大器 共栅极 (CG) 配置是高频模拟设计的基础构建块。源极端子连接输入信号，栅极保持固定偏置，器件提供近单位电压增益和极低输入阻抗——适合连接天线馈线或光电二极管等高阻抗源。 基本拓扑 经典 CG 放大器由单个 IGFET（如 N 沟道 MOSFET）组成，包含以下关键元素： 栅极 (G)： 直流偏置点（常交流耦合接地）。 源极 (S)： 经小源极退化电阻连接输入，设定跨导。 漏极 (D)： 提供输出；负载电阻 (RL) 接地或接后续级。 关键性能指标 电压增益 (Av) ≈ gm·RL。典型 2N7000 在 10 mA 下 gm ≈ 40 mS，RL = 1

什么是共漏极 IGFET？ 共漏极放大器，也称源极跟随器，是 MOSFET 和 IGFET 电路中简单而强大的配置。它提供电压单位增益、极高输入阻抗和低输出阻抗，使其成为缓冲和阻抗匹配的理想选择。 工作原理 在共漏极拓扑中，输入信号施加于栅极，源极跟随栅极电压并有轻微压降 (VGS-Vth)，输出从源极取出。因源极连接负载，器件表现如跟随器。 关键优势 电压增益 ≈ 1（单位） 高输入阻抗 (kΩ 至 MΩ) 低输出阻抗（几十欧姆） 中频带优异线性度 单电源易于偏置 典型应用 共漏极 IGFET 广泛用于： ADC 和 DAC 模拟前端 音频前置放大器和耳机驱动器 高阻抗传感器与低阻抗放

共源极放大器 (IGFET) 共源极 (CS) 级是 MOSFET (IGFET) 放大器设计的主力。它在三种基本 MOSFET 拓扑中提供最高电压增益，使其成为音频、射频和混合信号应用的理想选择。 关键特性 电压增益 (Av) ≈ –gm·Rout（典型 20–50 V/V） 输入阻抗 – 极高（兆欧至吉欧） 输出阻抗 – 低（几百欧至几千欧） 带宽 – 受米勒效应和寄生电容限制 偏置与直流工作点 正确偏置确保饱和区工作，MOSFET 表现为电压控制电流源。常用偏置方案包括： 带源极退化电阻的电阻分压器，用于线性度和偏置稳定性。 二极管连接 MOSFET 自偏置，自动设定 VGS。 带

砷化铟镓场效应晶体管（IGFET）是高速射频和混合信号 IC 的骨干。在有源模式下工作时，IGFET 表现为电压控制电阻，提供高跨导、低导通电阻和优异线性度。 有源模式 IGFET 关键原理 栅极偏置 – 栅极电压 (VGS) 必须超过阈值电压 (VTH，优化器件典型 0.4–0.6 V) 以打开沟道。 沟道形成 – 栅极下形成连续反型层，允许电流从源极流向漏极。 线性区 – 有源模式下 VDS 保持小（≤ 0.1 V），使漏源电流随 VGS 线性变化，产生可预测跨导 (gm ≈ 10–20 mS/µm)。 功率效率 – 因器件在沟道上压降最小工作，功率耗散保持低，对电池供电和高密度电路至关

增强模式 IGFET 增强模式绝缘栅场效应晶体管（IGFET）是当代 CMOS 逻辑、射频放大器和功率电子的骨干。与耗尽模式器件不同，它们在正栅偏置开启前保持非导通，提供对漏电流的优越控制并实现高密度集成。 基本结构与操作 栅极氧化层： 薄 SiO₂ 或高介电常数介质隔离栅极电极。 源/漏： 高掺杂 n 型或 p 型区域。 沟道： 非掺杂硅，当栅极电压超阈值时形成导通路径。 栅极电压超阈值 (Vₜ) 时形成反型层，开启晶体管“导通”。漏极电流遵循经典 MOSFET 方程： I_D = (μC_ox/2)(W/L)(V_GS – Vₜ)² (线性区) I_D = (μC_ox/2)(W/L)

绝缘栅场效应晶体管（IGFET）是单极器件，像 JFET 一样：受控电流完全在单一半导体类型内流动，故无 PN 结被电流跨越。 器件内部 PN 结仅用于形成限制沟道电流的非导电耗尽区。该结本身从不通过电流。 原理图符号与物理图 下图为耗尽型 N 沟道 IGFET 原理图： 注意源极和漏极引线连接 N 沟道两端，而栅极连接到由薄绝缘屏障（通常为二氧化硅，沙子主要成分）隔开的金属板。这种金属-氧化物-半导体 (MOS) 结构是许多 IGFET 也称 MOSFET 的原因，尽管“IGFET”更好描述整个绝缘栅器件类别。 现代 IGFET 通常将衬底内部连接到源极，产生三端器件。下图反映此常见配置：

上一章我们考察了几种场效应晶体管架构。结型场效应晶体管（JFET）通过施加电压改变反偏 PN 结耗尽区宽度来调节沟道导电性。绝缘栅场效应晶体管（IGFET）基于相同耗尽区原理工作，但其栅极通过薄介电层与沟道电气隔离，实际上形成一个电容器。这种隔离允许栅源电压纯静电地塑造耗尽区，无任何直接电流路径通往半导体。 IGFET 可为 N 沟道或 P 沟道器件，分为增强模式和耗尽模式两大类。耗尽模式 IGFET 与 JFET 血缘更近，故讨论从该配置开始。 相关工作表： 绝缘栅场效应晶体管工作表

解码 JFET 怪癖：常见陷阱及掌握之道 场效应晶体管（FET）在模拟设计中无处不在，却结栅极 FET（JFET）常以微妙怪癖令资深工程师惊讶。本指南提炼最常见陷阱，解释成因并展示中和它们的实用方法。 1. 夹断电压误解 与 MOSFET 不同，JFET 是耗尽模式器件。栅源电压 (VGS) 越负，沟道越窄。设计师有时假设固定“夹断”电压 (Vp)，但 Vp 实际随温度和批次变化。2N5457 典型值 –2 V 至 –5 V。使用数据手册温度表预测应用行为。 2. 栅极漏电与栅偏置稳定性 JFET 栅极是反偏结，栅源漏电通常 <1 µA。但高温环境或辐射可增加漏电至数 µA，导致有效 VGS

JFET 晶体管额定值与封装概览 结型场效应晶体管（JFET）是低噪声、高阻抗模拟电路的基石元件。本指南回顾您将遇到的最关键电气额定值、热极限和封装风格，助您匹配器件到设计需求。 关键电气额定值 漏源电压 (Vds) – 最大反偏。典型范围：30 V 至 200 V。超 Vds 可致雪崩击穿。 栅源电压 (Vgs) – 安全工作栅偏置。耗尽模式 JFET Vgs 通常为负；常见极限 –15 V 至 –25 V。 漏极电流 (Id) – 指定 Vds 下连续电流。小信号件典型值：10 mA 至 100 mA。 栅极电容 (Cgs, Cgd) – 决定器件速度。信号 JFET 典型 0.5 pF

理解 JFET 偏置 结型场效应晶体管（JFET）因其高输入阻抗和低噪声而备受青睐。然而，实现最佳性能需要仔细偏置以设定正确的栅-源电压 (VGS) 和漏-源电流 (ID)。本指南概述专业电路设计中使用的最有效偏置策略。 1. 恒定电压源偏置 将栅极连接到固定基准电压（通常为地或偏置网络），JFET 沟道主要由源极电阻控制。这种简单配置适合低功率、低频应用，其中稳定性至关重要。 2. 源极退化（电阻偏置） 在源极和地间放置电阻 (RS) 引入负反馈，改善线性度并减少温度漂移。偏置点由方程 VGS = VDD – ID·RS 设定，其中 VDD 为电源电压。 3. 分压器偏置 高增益放大器的经典

相关工作表： JFET 放大器工作表 什么是共栅极 JFET 放大器？ 共栅极 (CG) 配置是三种经典 JFET 拓扑（共源极、共漏极、共栅极）之一。在 CG 级中，栅极是公共端子，源极是输入，漏极是输出。这种排列提供低输入阻抗、高输出阻抗，负电压增益对典型分立 JFET 可达 10–20 倍。 工作原理 源极电压变化调制栅-源电压 (VGS)。JFET 漏极电流 ID 遵循方程 ID = IDS (1 – VGS/VP)²。因漏极电位高于源极，漏极输出电压为 ID 与漏极电阻 (RD) 乘积，给出约 –RD/(RS + ro) 的负电压增益。 典型偏置方案 栅极常通过高值电阻或偏置网络

什么是共漏极 JFET 放大器？ 共漏极配置，也称源极跟随器，是一种广泛使用的 JFET 拓扑，提供高输入阻抗、低输出阻抗和近单位电压增益。这使其成为模拟电路中缓冲、电平转换和阻抗匹配的理想选择。 关键特性 10 MΩ 输出阻抗：<10 Ω 电压增益：0.8–0.95 带宽：小信号 JFET 常超 10 MHz 典型应用 级间信号缓冲 高至低电压范围电平转换 驱动低阻抗负载（扬声器、DAC） 动手实践请下载 JFET 放大器工作表，指导你设计、仿真和测量共漏极放大器。

共源极 JFET 放大器概述 共源极配置是 JFET 放大器设计的主力。通过将栅极偏置在相对于源极的负电压，器件在饱和区工作，提供高电压增益同时保持高输入阻抗。 关键电气特性 跨导 (gm)：每 1 V 漏源电压 2–5 mS。 电压增益 (Av)：40–70 dB（≈ 50–100 V/V），当适当偏置时。 10 MΩ，使其成为信号源的理想选择。 输出阻抗：< 1 kΩ，适合驱动后续级。 偏置与小信号模型 为使 JFET 保持饱和，选择漏极电阻 (Rd) 和源极电阻 (Rs) 使漏极电流 (Id) 大致恒定。小信号模型使用跨导参数 gm 和输出电阻 ro，得出熟悉的增益公式： Av ≈

结型场效应晶体管（JFET）在有源区——截止与饱和之间——调节电流，行为类似双极结型晶体管（BJT）。为演示此行为，我们运行 SPICE 仿真，镜像研究基本 BJT 操作的仿真。 JFET 的 SPICE 仿真 jfet simulation vin 0 1 dc 1 j1 2 1 0 mod1 vammeter 3 2 dc 0 v1 3 0 dc .model mod1 njf .dc v1 0 2 0.05 .plot dc i(vammeter) .end 原理图中标记“Q1”的晶体管在 SPICE 网表中写为 j1。电路图常用“Q”表示任意晶体管，但 SPICE 需特定前缀识别器件

用万用表测试 JFET 乍看简单，因器件仅含一个 PN 结——栅-沟道间。但测量漏-源路径稍复杂，特别是晶体管内部电容可保持残余电荷，即使无外部电压也使器件保持夹断状态。 测试 N 沟道 JFET 导通性 测试漏源沟道时，栅-沟道 PN 结上的存储电荷可能使晶体管保持夹断态。这导致万用表读出高阻，即使器件工作正常。若已知哪脚是栅极，可在测试前用跳线短接栅极与源极；这快速放电电容并给出可靠导通读数。若引脚排列未知，不可预测的电荷会使识别正确端子变得困难。 可靠 JFET 测试策略 经验证的方法是测试前将晶体管放入防静电泡沫。泡沫导电性在所有引脚间建立低电阻桥接，确保栅-沟道结残余电压中和。器