只读存储器（ROM）与 RAM 共享许多设计原则，但其锁存机制专为单次不可逆写入周期设计。最基本 ROM 用微小熔丝选择性熔断编码二进制信息；熔丝一旦断裂数据无法更改，使此类电路天生一次性可编程。 因这种一次性写入能力，此类器件称可编程只读存储器（PROM）。部分可编程存储器经大力可复位，形成 RAM 与 ROM 混合体。称可擦除可编程只读存储器（EPROM）——名反映其可擦除重编程独特能力。 EPROM 分两主类：紫外线擦除 EPROM（UV-EPROM）和电擦除 EPROM（EEPROM）。两类均依赖带电容电荷锁存的 MOSFET。UV-EPROM 曝紫外线清零，EEPROM 电擦除重写。

计算机形成期，设计师突破机械继电器和真空管，开创非机械存储方案，塑造现代存储架构。 最具创意概念是延迟线。延迟线延缓脉冲或波传播——如回声在峡谷反射。将电脉冲转声波于汞等介质传播再转回，数据临时“存储”于循环波中。 早期实现用装液态汞长管。两端电换能器互转电声信号。二进制数据串行流以电压波形进入发射换能器，经汞传播，从接收换能器按相同顺序出来。 反馈电路反复驱动发射换能器，脉冲序列变为循环 FIFO 移位寄存器——实质为能在循环供电期间保持数据的环形计数器。 尽管巧妙，延迟线受材料和环境约束。1950 年代初 EDVAC 用 128 根汞管，每约 5 英尺，最多存 384 位。温度变化改变汞

数字存储已超越机械方案。当今主流存储器类型——静态 RAM (SRAM)、动态 RAM (DRAM) 和闪存——依赖固态电路，提供高速、可靠、零运动部件。 SRAM：紧凑阵列中的双稳态多谐振荡器 SRAM 核心是双稳态多谐振荡器，常实现为 D 锁存器。存储单比特，易失性（需持续供电），纳秒级访问时间。D 锁存器 D 输入写数据，Q 输出存储值，使能引脚控制读/写访问。 构建多位存储器将众多锁存器排列成阵列。三态缓冲器将每个锁存器数据输入输出门控到共享总线，实现选择性寻址。地址使能（AE）信号低时，缓冲器高阻隔离锁存器；AE 高时，锁存器连接总线进行读写。 地址解码器（1-of-n）提供 A

在电路或器件存储信息时，需要可靠方式存储、检索并精确定位数据位置。 大多数存储器可视为一系列信箱、文件柜文件夹，或任何阐释信息如何在多处找到的隐喻。 通常称存储信息为数据，存放它的位置叫地址，呼应邮政系统。 某些存储器地址可通过数字电路并行数据线激活——细节后文详述。其他存储器用介质物理位置，如旋转磁盘的磁道和扇区。 磁带例证一维寻址：播放盒式磁带中间曲目时，快进、用计数器估算位置、依赖从带开始时间。 访问类型分两大类：随机访问和顺序访问。随机访问可直接跳转任意数据点；顺序访问强制经过前序数据。 例如黑胶唱片盘是随机访问：瞬间移动唱针臂可跳到任意曲目。光盘自动化此过程。 盒式磁带则是顺序的——

虽然许多教科书涵盖数字存储器基础，本章深入探讨传统与当代技术。 数字存储器核心目的是存储和检索二进制数据——1 和 0 的序列——提供类似数字通信优于模拟的益处。 数字存储非模拟全面替代，但规避模拟许多陷阱，获消费和工业领域广泛采用。与数字计算无缝集成进一步巩固其地位。 数字存储关键优势是抗损坏。考虑用磁化微小磁性材料编码电压幅度——磁带音视频录制即用此法。因许多磁性介质长期保持磁化，适合长期存储。 回放时磁带通过接收线圈；变化磁场感应电压重构原始波形。 模拟数据存为连续磁化电平时，微小退化导致记录信号随时间显得减弱。 外部磁扰动轻微改变磁化也破坏记录信号，因模拟表征理论上无限分辨率——每个无

工业控制系统要求快速、可预测的数据交付。当核反应堆冷却阀由数字网络控制时，每条命令必须在严格时间窗内到达——未能做到可能导致灾难性后果。 确定性：时序保证 网络术语中，确定性指节点间数据传输有保证的最大延迟。不同于传统以太网依赖冲突检测和随机退避的概率性延迟，确定性链路提供端到端延迟硬上界。 虽然以太网重试机制理论上可无限期推迟数据包，但在轻载网络中这种事件概率可忽略。然而对安全关键过程，这微乎其微的概率也不可接受。 容错性：面对故障的韧性 可靠性不单取决于拓扑；所选协议能显著影响系统鲁棒性。考虑主/从架构：提供极佳确定性，但主节点故障导致全网崩溃。 令牌传递网络允许少量备份节点在静默期后生成

除了网络物理属性——信号类型、电压电平、连接器针脚、布线、拓扑——还需清晰标准化方法管理多节点通信，即使简单两节点点对点链路亦然。 节点发送时在布线上施加信号——无论是高低直流电压、调制交流载波、光纤光脉冲。其他节点被动监测。若两或更多节点同时发送，输出冲突破坏数据流。此碰撞正是需要纪律化仲裁机制——即协议——的原因。 协议规定节点如何、何时访问共享介质。虽存在众多协议，每种服务于特定网络架构和目的。下概述关键概念与示例。 OSI 参考模型 (ISO DIS 7498) 国际标准化组织定义七层模型分类数字通信所需功能。 第 1 层 – 物理层：规定电气机械细节——线型、连接器设计、信号电平。

点对点 直接连接两个数字设备创建称为点对点拓扑的专用链路。布线表为两端点间单线，底层介质可为双绞铜缆、同轴电缆、光纤，甚至七导体 BogusBus。 总线拓扑 总线网络使用共享传输介质，所有节点连接其上。布局简单：单根电缆贯穿整个网络，各设备通过分支接入。 星形拓扑 星形布局中每个节点连接中心集线器或交换机。集线器充当本地服务器，路由设备间流量并简化故障排查。 行业标准常规定首选拓扑。例如以太网传统实现为总线，但配合适当设备可配置为星形或环形。RS-232C 几乎专用于点对点，令牌环仅在环形拓扑运行。 常见拓扑优缺点 点对点 适合两节点连接。 安装维护简单。 单向或双向流量，碰撞风险

简介 现代网络越来越依赖光传输数字数据。光发射器（LED 或固态激光器）产生光脉冲代替电压摆动，光电二极管或光敏三极管接收，实现无缝电-光-电转换链。 为何用光？显著优势 光链路提供铜缆无法比拟的性能：消除感性容性负载，免疫电磁干扰，支持数千 Gbps 数据率。这些特性使光纤成为骨干网、数据中心及新兴高速应用不可或缺的基础设施。 光纤架构：纤芯、包层与全反射 光纤缆核心是折射率略高于周围包层的超纯玻璃纤芯。光以适当角度进入纤芯，在纤芯-包层界面反复反射——即全反射现象——沿纤维长度传播而不泄漏。 典型光纤包层直径 125 µm，赋予缆线柔韧性同时保持光学约束。保护脆弱玻璃，厂商涂薄塑料缓冲层，

BogusBus 系统中，五根信号线各传一位二进制比特：0 表示“关”，24V DC 表示“开”。因所有比特同时到达，BogusBus 属并行网络。 在发射端加二进制编码、接收端解码以在更少导线上传更高分辨率，不改变 BogusBus 并行本质。 发射端引入并串转换器、接收端引入串并转换器，架构即变为串行网络。 串行通信迫使我们开发更复杂的数据传输技术。 串行数据让所有比特通过同一对导体传输，要求更高频率信号以跟上数据率。 设想改良 BogusBus 每次更新发 8 位而非原 5 位，仍用并行二进制编码传输。 发射端 A/D 转换器每秒产生新输出，结果每秒发 8 位数据到接收端。 例如发射端每

总线和网络旨在实现互联设备间无缝通信。信息移动——即数据流——可呈现多种模式。 单工通信中，数据仅单向流动——从指定发射端到指定接收端。BogusBus 即例，将水罐遥测数据单向发送至远程监控站，无回程流量。 若单向传输足够，单工即可。但大多数实际应用需更灵活交互。 双工通信 双工允许数据在设备间双向流动。分两种模式： 半双工 如两听筒连线：任意端可讲或听，但不可同时。对讲机和某些总线协议常用半双工，设备轮流发送。 全双工 全双工如电话通话，双方可同时讲听。通常用各方向独立信道或导线，或分配不同载波频率——特别是无线链路。 相关工作表： 数据流工作表

罐与监控点间的导线称为总线或网络。二者区别更多是语义而非技术，实际中可互换使用。经验上，“总线”常指计算机设备机箱内连接数字组件的导线组；“网络”指物理分布更广的连接。 近年“总线”也用于描述长距离互联离散仪表传感器的网络（“Fieldbus”“Profibus”即例）。无论哪种，均指两个或更多数字设备连接以便数据通信的介质。 “Fieldbus”或“Profibus”等名称不仅涵盖总线/网络物理布线，还规定通信电压电平、时序（特别是串行传输）、连接器针脚定义及所有区分技术特性。换言之，提及某种总线/网络名称，实指一种通信标准，大致类比书面语言的规则与词汇。例如，两人要成为笔友，必须能用共同格

构建大型复杂数字系统时，设备间可靠数据交换至关重要。数字信号天然比模拟信号更抗传输误差，保证更高完整性和清晰度。 这些优势体现在数字编码电话线的清晰通话、CD 音质保真，及工程界对数字通信的广泛热情。然而数字传输也有挑战，且存在众多不兼容的协议和方法。 本章深入数字通信基础，梳理其优势、局限与关键实践考量。 假设需远程监测储罐液位。目标设计系统准确测量液位并可靠传输数据至远程监控站。 测量液位本身简单；可用浮子开关、压力变送器、超声波探测器、电容探针、应变计、雷达液位计等多种仪表。 模拟通信示例 为说明，采用输出 4–20 mA 电流环的模拟液位测量装置。此编码中 4 mA 对应 0% 液位，

任何数据采集系统中，最关键的 ADC 参数是分辨率——其能产生的二进制状态数。因为 ADC 将连续变化的模拟输入转换为有限数字代码，了解存在多少离散电平至关重要。 例如，10 位 ADC 可表示 210 = 1024 个不同值。跨越 0%–100% 满量程，转换器输出二进制序列 0000000000 到 1111111111。 位数加倍至 11 位提供 211 = 2048 电平，有效将测量范围内每步大小减半。 当测量跨度相对所需精度较大时分辨率最重要。考虑用 10 位 ADC 监测 40 英尺储罐液位。0 英尺对应 0%，40 英尺对应 100%。ADC 能区分 1024 离散状态，每步覆盖

Δ-Σ（Delta-Sigma）模数转换器（ADC）是一类精密器件，将连续电压信号转换为高分辨率数字数据。数学物理中，希腊大写 Δ 代表差分或变化，Σ 表示求和。Δ-Σ 架构利用此关系：持续测量积分器输出与零伏的差值，再对所得二进制样本求和以恢复原始模拟值。 Δ-Σ 转换器核心是接收模拟输入电压的积分器。输入变化时，积分器输出线性斜升，斜率与输入幅度成正比。高速比较器判断该斜坡高于或低于地，产生单比特（1-bit ADC）的“高”或“低”判决。 比较器输出每个时钟脉冲由 D 型触发器锁存。该存储位通过第二比较器反馈至积分器，将 0V/5V 逻辑电平转换为双极性 ±V 信号。若积分器电压为正，反

闪速 ADC 虽快但元件数大，许多设计难以承受。常见策略是用模拟积分器和精密数字计数器替代闪速 ADC 的 DAC 型斜坡，得到所谓单斜率或积分型 ADC。 此架构中，运放积分器产生连续锯齿波。模拟输入与该斜坡由高速比较器比较。比较器输出翻转瞬间表明积分器电压匹配输入，由晶振时钟驱动的计数器捕获经过时间。 核心框图如下：     图中简化了基于 IGFET 的放电晶体管；实际中锁存电路配合时钟确保比较器翻高时电容完全放电。 转换期间，输入超过积分器输出时比较器输出低。积分器线性充电电容，计数器按固定时钟速率计数。电容电压等于输入时比较器翻高，锁存计数器值到移位寄存器并触发

基于计数器-DAC 转换器的第三种变体，在我看来最优雅。不再用常规“向上”计数器驱动 DAC，改用上/下计数器。 计数器持续运行，上/下控制线由比较器输出驱动。模拟输入超过 DAC 输出时计数器切换为向上计数；反之 DAC 输出更高则向下计数。无论哪种情况，DAC 输出实时跟随输入信号。 因计数器从不复位，二进制输出每个时钟脉冲更新，无需移位寄存器在周期结束时锁存计数。 关键优势是速度：转换器可达数 MHz 采样率，无复位开销。 图示更新时间远快于其他计数型 ADC。曲线开始处，计数器必须“追赶”模拟信号突变，变化率与第一代计数 ADC 相当。输出平滑坡升而非从零跳变，区别

解决数字斜坡 ADC 局限的有效方案是逐次逼近 ADC。核心创新在于一种专用计数器——逐次逼近寄存器（SAR）。 SAR 不从零递增遍历二进制序列，而是从最高有效位（MSB）到最低有效位（LSB）依次设定每一位。过程中持续监测比较器输出，调整各位使 DAC 输出尽快收敛于模拟输入。 可类比十进制转二进制的试错法：从 MSB 到 LSB 测试各位值，直到二进制数匹配输入。因 SAR 步进更大且确定，转换在远少于简单 0 到满量程计数的迭代中完成，显著提升速度和效率。 下图为典型 SAR 型 ADC 原理图。注意 SAR 可串行输出二进制结果——逐位输出——因此无需额外移位寄存器。  

常称阶梯斜坡或计数器 ADC，数字斜坡转换器概念直观但存在固有性能限制。 核心思路：让自由运行的二进制计数器驱动数模转换器（DAC），将 DAC 模拟输出与待数字化信号比较。比较器输出控制计数器何时停止和复位，从而“锁存”与输入电压匹配的数字值。 每个时钟脉冲计数器加 1，DAC 输出电压按离散步进上升。比较器持续监测 DAC 输出是否超过模拟输入。 若输入电压高于 DAC 输出，比较器保持高电平，计数器继续计数。一旦 DAC 电压超过输入，比较器翻转为低电平。 随之发生两件事：低电平跳变“锁存”当前计数器值到移位寄存器，作为 ADC 数字输出；计数器接收有效低 LOAD 信号，下一时钟沿复

闪速 ADC 又称并行 A/D 转换器，是最直接的 ADC 架构。它由一系列比较器组成，每个比较器将模拟输入与一个不同的参考电压比较。比较器输出送入优先编码器生成二进制输出。下图展示 3 位闪速 ADC：     参考电压（Vref) 由精密稳压器提供——为清晰起见原理图省略了稳压器。随着输入电压升高超过逐级参考电压，比较器依次饱和为高电平。优先编码器输出对应最高位有效比较器的二进制数，有效忽略低位信号。   ADC 运行时输出通常如下：     许多实际设计中，全功能优先编码器并非必需。因比较器输出从最低参考电压到最高依次置高，最高位有效