电与磁 电流流经导体时，产生环绕导体的磁场。导体绕成线圈，磁场沿线圈轴向对齐。电流越大，磁场越强，其余条件相同。 电感器与磁场 电感器通过在磁场存储能量抵抗电流变化。变压器中两感性线圈共用铁芯，一个线圈磁场向另一个传递能量。除变压器，电磁场可用于机械运动。 电磁线圈 载流线圈磁场拉动附近磁性物体——称衔铁——形成电磁线圈。衔铁可由直流或交流驱动，极性对吸引铁磁材料无关。电磁线圈驱动门锁、阀门、机器人关节、开关机构。当电磁线圈致动触点，器件称继电器。 继电器 继电器用微弱电信号控制大电流或高电压不可或缺。线圈仅消耗几毫安，触点却可通几百安。实质上继电器将低功率控制信号放大为高功率动作。此

理想场景下，机械开关应瞬间闭合，触点一接触即建立连续电气路径。 现实中，动触点质量和开关机构固有弹性导致触点初次接触时短暂“抖动”。振荡可持续从几分之一毫秒至数毫秒，直到触点稳定。对多数低速应用（如开白炽灯），抖动因灯预热时间远超抖动持续而不可察觉。 但开关馈送高速电子电路——如放大器、单片机、数字计数器——抖动引入多非预期翻转。结果为噪声输出或错误计数。 示波器特写显示每次致动产生一系列快速通断脉冲： 例如按钮意图每按一次使数字计数器加一，因抖动产生多次翻转可能导致计数器推进数计。 机械开关普遍存在现代电子系统，设计师必须常规处理抖动确保清晰干净的断通翻转。 消抖开关触点 消抖可从源

过程自动化中，开关“常态”指无外力施加时所处状态——即安装上架待运行时的位置。 开关触点设计为致动时闭合（建立通路）或断开（中断通路）。触点未致动时的行为定义其常态： 常开（NO） — 未致动位置触点开路。致动时闭合，接通电路。 常闭（NC） — 未致动位置触点闭合。致动断开电路。 带弹簧复位机构开关，无负载时弹簧推动触点方向称“常态”方向。因此弹簧复位NO开关架上呈开路，NC开关呈闭路。 过程开关的常态 过程开关感测物理变量——速度、压力、温度、液位、流量——当变量偏离设定点时改变状态。其常态即系统静止、未安装或空闲时变量值。 速度开关 — 轴停止 压力开关 — 零施加压力 温度开关

开关首要功能是按命令可靠连接和断开两导体。构成和断开电气路径的元件称触点。虽原理可简单如杠杆强迫两铜线接触，真正可靠开关设计需精心选材、精确机械导向、并防环境与电气应力。 触点材料与性能 工业触点通常用银或银-镉合金。这些金属即使表面腐蚀氧化仍保持导电性，确保长期低接触电阻。镀金触点提供最佳耐腐蚀性和极低润湿电流——保持表面洁净所需最小电流——适合低电流高可靠应用。但金有限载流能力和高压易冷焊，常保留给专用开关。 无论合金，触点安装于精确导轨确保方正均匀接触面积。此几何最大化可靠性并最小化电阻，关键当开关需通大电流时。 限制开关触点安培容量的因素 开关触点可承载几安培至数千安培。最大负载受

开关是电气系统基础，深入理解其类型对后续章节——探讨早期技术基于机械开关的数字逻辑——至关重要。 学习开关驱动电路与固态逻辑门并行，简化两概念并奠定布尔代数基础——数字逻辑的数学骨架。 什么是电气开关？ 电气开关是中断或接通电路电子流的器件。表现为二元元件——要么完全“闭合”（开），要么完全“断开”（关）。本章探讨现存各类开关。 学习不同类型开关 最简单开关由两导体经致动机构接合组成。更复杂开关含响应物理刺激（如光、磁场）的电子电路。 无论复杂度，开关最终呈两个连接端子，或被内部触点连接、或分离。 供人工操作开关称手动开关，有几常见变体： 拨动开关 拨动开关由杠杆致动，可定位于两个或更多

数字逻辑门制造为集成电路——晶体管和电阻蚀刻于单块半导体晶圆。对需少量门的工程师、技术员和爱好者，双列直插封装（DIP）仍是最易获取且性价比最高的方案。 DIP IC引脚以0.100英寸等距排列，确保与标准PCB布局无缝兼容。常见引脚数含8、14、16、18、24。 料号 行业标准料号描述门类型和数量。例如任一主流厂商的 74LS02 性能一致，保证跨供应商互换性。 厂商前缀（如Motorola的SN74LS02或Fairchild的DM74LS02）标识供应商但不改变内部电路。 逻辑家族 74xx系列： 商业级TTL。 54xx系列： 军工级，提供更宽温度范围和更宽容供电电压。 LS：

逻辑门输入电压 逻辑电路设计为两个离散电压电平表示二进制值：“高”（逻辑1）接近供电电压，“低”（逻辑0）接近地。理想世界中这些电平精确位于供电轨，但现实中晶体管压降和负载效应使信号通常落在0V与供电电压之间。 TTL门输入电压容限 TTL器件以标称5V供电（±0.25V）。完美TTL“高”应为5.00V，“低”0.00V，但实际阈值更宽容： 低输入容限： 0V至0.8V 高输入容限： 2V至5V 相应输出保证： 低输出范围： 0V至0.5V 高输出范围： 2.7V至5V 0.8V至2V间电压落入“不确定”区——TTL厂商不承诺门如何反应此类输入。 TTL噪声容限 噪声容限是保证

与非门和或非门是仅有的标准逻辑家族，单独就能在足够数量组合下实现任何其他逻辑操作。此通用特性是许多仅依赖这两类门之一的数字控制系统的基础。 例如，简单或功能仅用三个与非门即可构建，或非门亦同。以下章节演示如何仅用与非门或仅用或非门构建每个基本门——非、与、或、与非、或非。 构建非功能 与非门和或非门均可作反相器。对TTL器件最实用方法是将与非门未用输入接电源轨（+V），或非门未用输入接地。此法最小化对驱动门电流负载（TTL）并减小输入电容（CMOS）。替代方案——将两输入短接——逻辑上可行但硬件视角效率较低。 构建“缓冲”功能 缓冲器可由两级反相器级联实现。输出则精确镜像输入，保持逻辑电

互补输出门 许多设计中工程师需要单一逻辑元件同时提供反相与非反相输出。经典例是单输入缓冲器兼反相器，提供分离端子对应各功能。 同时输出与与非结果的双输入门也存在。此类器件称互补输出门。 标准符号为基本门形加横杠和两输出线。互补符号阵列如下： 互补门优势 互补门在空间紧张的密集电路中极宝贵。省去额外反相器IC，节省板级面积降低元件数。 因反相与非反相输出几乎同时翻转，两者间无显著传播延迟。此特性对时序敏感应用至关重要。 三态门 三态输出可呈三种截然不同状态：驱动逻辑低（灌电流）、驱动逻辑高（拉电流）、或悬空（高阻态）。常通过额外控制引脚“使能”加于缓冲门。 使能高（逻辑1）时，缓冲器表现

迄今我们对晶体管逻辑电路的分析局限于TTL设计范式，即使用双极晶体管，并维持悬空输入等同于“高”（接Vcc）输入、允许“开集电极”输出级的通用策略。但这不是构建逻辑门的唯一方式。 场效应晶体管 场效应晶体管，特别是绝缘栅型，可用于门设计。因其受电压控制而非电流控制，IGFET使电路更简洁。观察下图由P沟道和N沟道IGFET构成的反相器：     正电源上标签 Vdd 遵循与TTL中 Vcc 相同约定：指施加于场效应管漏极的恒定电压，参考地。   增强型IGFET的门操作 低输入 接电源和输入开关观察行为。注意这些IGFET为E型（增强型）故常关。 仅当栅-漏

TTL电路分析 分析经典TTL或非门及其转为或门的方法。下图展示关键组件： 晶体管 Q1 和 Q2 作两二极管引导网络，同其他TTL设计中的引导网络。用显式二极管替换使操作更清晰： 输入 A 悬空或接Vcc时，基极电流流入 Q3 驱动饱和。若 A 接地，电流经等效“Q1”左引导二极管分流，强制 Q3 截止。输入 B 和晶体管 Q4 同理。 注意 Q3 和 Q4 共享集电极和发射极节点，实为并联开关。任一输入高，对应晶体管饱和，电流经电阻 R3 和 R4 导通输出晶体管 Q5 至低逻辑电平。仅当 Q3 和 Q4 均截止时输出高，即两输入均低时。 因此电路实现或非门，真值表确认： 将或非门转

给标准开集电极TTL反相器添加第二输入，自然得到实现与非功能的电路。本文分析该电路，解释底层晶体管行为，并展示如何在反相器后再加一级反相器变为与门。 从反相器到双输入器件 起点为常规开集电极TTL反相器。通过将第二输入端子连接至第二晶体管Q2基极（同第一输入方式），扩展电路。原理图如下： 虽图简单，器件非“双输入反相器”。通过逻辑分析确定真值表并给予正确名称。 晶体管结构 标记Q1的“引导”二极管簇实为不用于放大的晶体管。标准NPN晶体管无法提供该网络所需三个PN结，故用一集电极、一基极、双发射极的晶体管。电路中绘制如下： 输入状态与输出行为 单输入时，接地输入强制输出高（悬空），输

逻辑门的用途 反相器和缓冲器覆盖单输入逻辑操作全范围。为增加真实功能深度，我们扩展输入数，从而增加可能输入状态，实现更复杂逻辑行为。 单输入仅两态：高（1）或低（0）。两输入门产生四组合（00、01、10、11），三输入门八组合（000、001、010、011、100、101、110、111），一般 n 输入状态数为 2^n： 这些额外组合允许门输出由特定1/0模式决定，而非仅反相或缓冲单信号。 下文回顾各标准多输入门，提供符号、真值表及LED演示。详细TTL实现见后续章节。 与门 与门仅当所有输入高时输出高。任一低输入强制输出低。 两输入与门最常见，原理可延伸至任意输入数。 真值表（

两个反相器级联——一门输出接第二门输入——两次反相抵消，产生非反相路径。虽似多余，但关键作用是放大弱信号。 TTL逻辑中每个门都是信号放大器。无法提供足够拉/灌电流的弱源，经两反相器增强。逻辑电平不变，但末级反相器的全拉/灌电流能力可驱动后续负载。 专用元件缓冲门即执行此功能。其符号为无输出端反相“气泡”的三角形： 缓冲电路可用开集电极或图腾柱输出级构建。典型开集电极缓冲器再加一共发射极晶体管重反相。 高输入分析 逻辑高输入时，Q1左引导二极管反偏，R1电流喂入Q2基极驱动饱和。饱和Q2迫使Q3饱和，Q4截止不导通。输出悬空高——对下一门呈现逻辑高。 低输入分析 输入接地时，R1电流

单晶体管反相器虽具说明性，但缺乏真实数字逻辑所需性能。实用非门采用多晶体管以获得高压增益，确保输出晶体管在完全截止或饱和下清晰工作，并含保护元件防意外损坏。 实用反相器原理图 下图为功能完整的TTL非门原理图，含所有可靠高增益运行必需组件： 设计仅依赖电阻、二极管和双极结型晶体管（BJT）。使用场效应管（FET）的替代拓扑也可实现非操作，后续章节介绍。 非门电路操作分析 高输入 先考输入逻辑高（二进制“1”）情形。可用开关将输入脚接供电电压 Vcc 建模： 输入驱动高时，二极管 D1 反偏不导通。其唯一目的是防止意外负电压加到输入而保护晶体管。 此条件下，晶体管 Q1 基极-发射极结不

二进制数制虽是迷人数学构造，其真正威力在应用于电子学时显现。本章演示二进制位如何转化为真实电路行为。 二进制数制的意义在于其简洁：比特仅能取0或1。任何能在两个饱和状态间切换的物理介质均可表示比特。因此，任何能存储二进制位的系统也能编码和操作数值——数字计算的基石。 二进制与电子电路 晶体管二进制工作 晶体管在极限偏置下仅在两个离散状态工作：截止（无控制电流）或饱和（最大控制电流）。设计电路强制晶体管进入极端之一——避免线性/有源区——即作为二进制位的物理实体。 电压电平作为位值 基于晶体管的电路可输出电压表示单比特：低电压表示二进制“0”，较高电压表示“1”。考虑下述配置：  

掌握二进制数制系统对设计、构建或排查数字电路至关重要。二进制语言——仅两个值——直接映射到电路晶体管的两种状态：饱和（开）和截止（关）。这种天然契合使二进制成为电子学中表示和操作数值数据的默认选择。 构建存储二进制数的数字电路时，设计师须为每比特分配专用开/关级。换言之，系统最大位宽决定可表示的不同数值个数，正如算盘杆数限制其可显示数字大小。 十杆算盘只能显示十位十进制数，最大值 9,999,999,999。表示更大数需更多杆。同理，数字电子中选定位宽决定可表示值范围。 早期计算机典型用4或8位组，现代系统用32位或更大簇。为简化交流，常见位分组有特定名称： Bit（比特） — 基本二态单

处理有符号二进制数时，加减运算可能超出固定位数所能表示的幅度范围。这种现象称作溢出，因符号位位置在计算开始时即固定。 下例用五位表示幅度，最左（第六）位为符号位。五幅度位可表示 2⁵ = 32 个整数值，范围0至最大幅度。因此最大正数为 +31₁₀（011111₂），最小为 –32₁₀（100000₂）。 六位数字域的限制 两个同用六位域的二进制数相加，结果可能超出 –32 到 +31 范围。例如 +17₁₀ 与 +19₁₀ 相加真和为 +36₁₀，五幅度位无法表示。 二进制答案 100100₂ 若视第六位为 −32₁₀，则解读为 –28₁₀，显然错误；溢出错误因真和超出六位域限制。丢弃最

二进制减法可用逐位借位经典法，但更简单方法是使用二补码算术。将减数转为负二进制形式再相加，运算化为单次二进制加法。 二补码让正负数共享相同位宽，利用最高位“负权位”。正数加负数时，负数最高位作为负权重，实现减法效果。 示例1：7₁₀ − 5₁₀ 用三数据位加一负权位的二补码表示： 正七 = 0111₂ 负五 = 1011₂ 相加： . 1111 ← 进位 . 0111 . + 1011 . ------ . 10010 . | . 丢弃溢出位 . 结果 = 0010₂ 溢出位丢弃因最左位代表负权（−8）。最终4位模式 0010₂ 等于十进制2，验证 7−5=2。 示例2：18₁₀ + (−

减法可转化为加法，将被减数视为负值；如 7 − 5 变为 7 + (−5)。 掌握正数二进制表示后，下一步是编码负数，使减法能复用加法流程。 十进制中负号前缀最高位（如 −5）。二进制硬件只有高/低两态，必须在位模式内编码符号。 此处无第三符号如“负号”。一种方案是保留一位表示数学符号： 用位表示除位权外的用途易混淆；如 1101₂ 若不将最高位视为符号，会被读作十三。 先决定容纳最大幅度所需总位宽，确保所有运算在该宽度内。 下例将范围限制在 −7（1111₂）至 +7（0111₂），视最高位为符号位，防止误读。 将 −5 编码为 1101₂ 说明符号-数值制，最高位指示符号而非数值，用位置